本 国 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

2005年 3月11日 Date of Application:

号 願 番

特願2005-068853 Application Number:

パリ条約による外国への出願 に用いる優先権の主張の基礎 となる出願の国コードと出願 番号


JP2005-068853

The country code and number of your priority application, to be used for filing abroad under the Paris Convention, is

出 願 日本電信電話株式会社

Applicant(s):

特許庁長官 Commissioner, Japan Patent Office 2005年 8月10日





1寸 訂 深 【百烘口】 【整理番号】 NTTH167105 【提出日】 平成17年 3月11日 【あて先】 特許庁長官殿 H01L 21/00 【国際特許分類】 【発明者】 【住所又は居所】 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 【氏名】 神 好人 【発明者】 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 【住所又は居所】 【氏名】 酒井 英明 【発明者】 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 【住所又は居所】 【氏名】 嶋田 勝 【特許出願人】 【識別番号】 000004226 【氏名又は名称】 日本電信電話株式会社 【代理人】 【識別番号】 100064621 【弁理士】 【氏名又は名称】 山川 政樹 【電話番号】 03 - 3580 - 0961【選任した代理人】 【識別番号】 100067138 【弁理士】 【氏名又は名称】 黒川 弘朗 【選任した代理人】 100098394 【識別番号】 【弁理士】 【氏名又は名称】 山川 茂樹 【手数料の表示】 【予納台帳番号】 006194 【納付金額】 16,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書] 【物件名】 図面 1 【物件名】 要約書 1

【包括委任状番号】

0205287

【官从句】 打訂胡小少軋出

【請求項1】

基板の上に形成された金属酸化物層と、

この金属酸化物層の一方の面に接して形成されたゲート電極と、

前記金属酸化物層の他方の面側に接して配置されて互いに離間したソース電極及びドレイン電極と、

前記金属酸化物層と前記ゲート電極との間に設けられた絶縁層と

を少なくとも備え、

前記金属酸化物層は、少なくとも2つの金属を含んでいる

ことを特徴とする三端子素子。

【請求項2】

請求項1記載の三端子素子において、

前記金属酸化物層は、前記ソース電極及びドレイン電極の少なくとも1つと前記ゲート電極との間に印加された電気信号により抵抗値が変化する

ことを特徴とする三端子素子。

【請求項3】

請求項2記載の三端子素子において、

前記金属酸化物層は、

第1電圧値以上の電圧印加により第1抵抗値を持つ第1状態となり、

前記第1電圧とは極性の異なる第2電圧値以下の電圧印加により前記第1抵抗値より低い第2抵抗値を持つ第2状態となる

ことを特徴とする三端子素子。

【請求項4】

請求項1~3のいずれか1項に記載の三端子素子において、

前記金属酸化物層は、

少なくとも第1金属及び酸素から構成された基部層と、

前記第1金属,第2金属,及び酸素の化学量論的組成の結晶からなり、前記基部層の中 に分散された複数の微結晶粒と

を少なくとも備えることを特徴とする三端子素子。

【請求項5】

請求項4記載の三端子素子において、

前記基部層は、前記第1金属,前記第2金属,及び酸素から構成され、化学量論的組成に比較して第2金属の組成比が小さい

ことを特徴とする三端子素子。

【請求項6】

請求項4または5記載の三端子素子において、

前記基部層は、前記第1金属,前記第2金属,及び酸素の柱状結晶を含むことを特徴とする三端子素子。

【請求項7】

請求項4~6のいずれか1項に記載の三端子素子において、

前記基部層に接して配置され、少なくとも前記第1金属,及び酸素から構成され、柱状結晶及び非晶質の少なくとも1つである金属酸化物単一層を備えることを特徴とした三端子素子。

【請求項8】

請求項7記載の三端子素子において、

前記金属酸化物単一層は、前記第1金属,前記第2金属,及び酸素から構成され、化学 量論的組成に比較して第2金属の組成比が小さい

ことを特徴とする三端子素子。

【請求項9】

請求項7または8記載の三端子素子において、

【請求項10】

請求項4~9のいずれか1項に記載の三端子素子において、

前記第1金属はチタンであり、前記第2金属はピスマスであり、前記基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態であることを特徴とする三端子素子。

【請求項11】

請求項1~10のいずれか1項に記載の三端子素子において、

前記金属酸化物層は、前記ゲート電極と前記基板との間に配置されている ことを特徴とする三端子素子。

【請求項12】

請求項1~10のいずれか1項に記載の三端子素子において、

前記ゲート電極は、前記金属酸化物層と前記基板との間に配置されていることを特徴とする三端子素子。

【請求項13】

請求項1~10のいずれか1項に記載の三端子素子において、

前記基板は、導電性を備え、

前記ゲート電極は、前記基板から構成されている

ことを特徴とする三端子素子。

【請求項14】

基板の上に金属酸化物層が形成された状態とする工程と、

この金属酸化物層の一方の面に接してゲート電極が形成された状態とする工程と、

前記金属酸化物層の他方の面側に接して配置されて互いに離間したソース電極及びドレイン電極が形成された状態とする工程と、

前記金属酸化物層と前記ゲート電極との間に絶縁層が形成された状態とする工程と を少なくとも備え、

前記金属酸化物層は、

所定の組成比で供給された不活性ガスと酸素ガスとからなる第1プラズマを生成し、第1金属と第2金属とから構成されたターゲットに負のバイスを印加して前記第1プラズマより発生した粒子を前記ターゲットに衝突させてスパッタ現象を起こし、前記ターゲットを構成する材料を基板の上に堆積することで、少なくとも前記第1金属及び酸素から構成された基部層と、前記第1金属,第2金属,及び酸素の化学量論的組成の結晶からなり、前記基部層の中に分散された複数の微結晶粒とを少なくとも備える状態に形成され、

前記第1プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマであり、

前記基板は所定温度に加熱された状態とする

ことを特徴とする三端子素子の製造方法。

【請求項15】

請求項14に記載の三端子素子の製造方法において、

前記第1金属はチタンであり、前記第2金属はピスマスであることを特徴とする三端子素子の製造方法。

【官规句】 切刚官

【発明の名称】三端子素子及びその製造方法

【技術分野】

 $[0\ 0\ 0\ 1\]$

本発明は、強誘電特性を有する金属酸化物の薄膜を用いた三端子素子及びその製造方法に関する。

【背景技術】

[0002]

マルチメディア情報化社会の拡大、さらには、ユビキタスサービスの実現に向けた研究開発が盛んに行われている。特に、ネットワーク機器、情報端末に搭載される情報を記録する装置(以下、メモリという)は、重要なキーデバイスである。ユビキタス端末に搭載されるメモリに求められる機能として、高速動作、長期保持期間、耐環境性、低消費電力、さらに、電源を切っても蓄積された情報が消去されない機能、つまり、不揮発性が必須とされている。

[0003]

従来、メモリには、半導体装置が多く用いられてきた。その中の1つとして、DRAM (Dynamic Random Access Memory) が広く使用されている。DRAMの単位記憶素子 (以下、メモリセルという) では、1個の蓄積容量と1個のMOSFET (Metal-oxide-semi conductor field effect transistor) からなり、選択されたメモリセルの蓄積容量に蓄之られた電荷の状態に対応する電圧を、ビット線から電気的なデジタル信号の「1」あるいは「0」として取り出すことで、記憶されているデータを読み出す(非特許文献 1, 2 参照)。

[0004]

しかし、DRAMでは、電源を切ると蓄積容量の状態を維持することが不可能となり、蓄積された情報が消去されてしまう。言い換えると、DRAMは揮発性のメモリ素子である。また、よく知られているように、DRAMでは、データを再び書き込むリフレッシュ動作が必要となり、動作速度が低下するという欠点もある。

[0005]

電源を切ってもデータが揮発しない機能である不揮発性のメモリとしては、ROM (Re ad only Memory) がよく知られているが、記録されているデータの消去や変更が不可能である。また、書き換え可能な不揮発性のメモリとして、EEPROM (Electrically erasable programmable read only memory) を用いたフラッシュメモリ (Flash memory) が開発されている (特許文献1, 非特許文献2参照)。フラッシュメモリは、実用的な不揮発性メモリとして、多くの分野で使用されている。

[0006]

代表的なフラッシュメモリのメモリセルは、MOSFETのゲート電極部が、制御ゲート電極と浮遊ゲート電極を有した複数の層からなるスタックゲート (Stack gate) 構造となっている。フラッシュメモリでは、浮遊ゲートに蓄積された電荷の量により、MOSFETの閾値が変化することを利用して、データの記録を可能としている。

[0007]

フラッシュメモリのデータの書き込みは、ドレイン領域に高電圧を印加して発生したホットキャリアがゲート絶縁膜のエネルギー障壁を乗り越えることで行う。また、ゲート絶縁膜に高電界を印加してF-N (Fowler-Nordheim) トンネル電流を流すことで、半導体基板から浮遊ゲートに電荷(一般的には電子)を注入することで、データの書き込みが行われる。データの消去は、ゲート絶縁膜に逆方向の高電界を印加することで、浮遊ゲートから電荷を引き抜くことにより行われる。

[0008]

フラッシュメモリは、DRAMのようなリフレッシュ動作が不要な反面、F-Nトンネル現象を用いるために、DRAMに比べてデータの書き込み及び消去に要する時間がけた違いに長くなってしまうというの問題がある。さらに、データの書き込み・消去を繰り返

りに、ノート心隊朕が为しりるいで、盲は伏ん凹奴がのる任反則似callにいるにいノ回起もある。

[0009]

上述したフラッシュメモリに対し、新たな不揮発性メモリとして、強誘電体の分極を用いた強誘電体メモリ(以下、FeRAM(Ferroelectric RAM)や、強磁性体の磁気抵抗を用いた強磁性体メモリ(以下、MRAM(Magnetoresist RAM)という)などが注目されており、盛んに研究されている。この中で、FeRAMは、既に実用化されていることもあり、諸処の課題を解決できれば、可搬型メモリだけでなくロジックのDRAMも置き換えできると期待されている。

[0010]

強誘電体には、酸化物強誘電体(強誘電体セラミックスとも呼ばれる)とポリフッ化ビニリデン(PVDF)に代表されるような高分子強誘電体、BaMgF₄などのフッ化物強誘電体がある。酸化物強誘電体とフッ化物強誘電体は、分極を担う原子のわずかな変位によって分極反転が起きる。一方、高分子強誘電体では、共有結合で長く結合した分子鎖のコンフォメーション(結合形態)変化を素過程とする個々の分子鎖の回転によって、分極反転が起きる。

$[0\ 0\ 1\ 1]$

酸化物強誘電体は、BaTiO3, PbTiO3などのペロブスカイト構造 (Perovskite)、LiNbO3, LiTaO3などの擬イルメナイト構造 (Pseudo-ilmenite)、PbNb3O6, Ba2NaNb5O15などのタングステン・ブロンズ (TB) 構造 (Tumgsten-bronze)、SrBi2Ta2Og, Bi4Ti3O12などのピスマス層状構造 (Bismuth layer-structure ferroelectric, BLSF) 等、La2Ti2O7などのパイロクロア構造 (Pyrochlore) に分類される。

[0012]

また、高分子強誘電体は、ポリフッ化ビニリデン(PVDF)を始め、フッ化ビニリデン(PDV)と三フッ化エチレンの共重合体のP(VDF/TrEF)などがあり、高分子の重合反応により作製される。強誘電体に関しての詳しくは、非特許文献3を参考されたい。

[0013]

上述した強誘電体材料のうち、FeRAMには主に酸化物強誘電体が使用される。さらに、酸化物強誘電体の中でよく使用されているのは、ベロブスカイト構造を持つ強誘電体(以下、ベロブスカイト型強誘電体と呼ぶ)の中でも $Pb(Zr,Ti)O_3(PZT)$ で代表される鉛系強誘電体である。しかしながら、鉛含有物や鉛酸化物は、労働安全衛生法により規制される材料であり、生態への影響や環境負荷の増大などが懸念される。このため欧米では、生態学的見知及び公害防止の面から規制対象となりつつある。

[0014]

近年の環境負荷軽減の必然性から、非鉛系(無鉛)で鉛系強誘電体の性能に匹敵する強誘電体材料が世界的に注目されており、この中でも無鉛ペロブスカイト型強誘電体やビスマス層状構造強誘電体(BLSF)が有望とされている。しかし、鉛系強誘電体に比べ分極量が小さく成膜法・加工法ともに課題が多いのも事実である。

[0015]

フラッシュメモリの代わりとして期待されるFeRAMには、主に、スタック型とFET型に分類される。スタック型は、1トランジスタ1キャパシタ型FeRAMとも呼ばれ、この構造から図28に示すようなスタック型キャパシタを持つものと、プレーナ型キャパシタを持つもの、立体型キャパシタを持つものがある。また、スタック型には、1トランジスタ1キャパシタ型FeRAMやこれを2つ重ねて安定動作化させた2トランジスタ2キャパシタ型FeRAMがある。

[0016]

図28に示すスタック型のFeRAMは、半導体基板2801の上に、ソース2802 ,ドレイン2803,ゲート絶縁膜2804を介して設けられたゲート電極2805より はるMUコドノンへノで聞え、MUコドノンへノのノーへ2002に、「即€極2011, 強誘電体からなる誘電体層2812, 上部電極2813からなるキャバシタが接続している。図28の例では、ソース電極2806により上記キャバシタがソース2802に接続している。また、ドレイン2803にはドレイン電極2807が接続し、電流計が接続している。

$[0\ 0\ 1\ 7]$

これらの構造は、強誘電体からなる誘電体層 2 8 1 2 の分極の向きをソースードレイン間(チャネル 2 8 2 1)に流れる電流として検出することで、「1 」あるいは「0 」のデータとして取り出す機能を持っている。強誘電体の分極は、電圧を印加してなくても保持できることから不揮発性を有するが、この構造では、データ読み出し時にデータを破壊してしまい、データの再書き込みが必要となり高速性にかけるという問題や、1 つの素子の占有する面積が大きいため、高集積化には向かないという欠点がある。

[0018]

上述したスタック型FeRAMに対し、FET型FeRAMは、次世代を担うFeRAMとも呼ばれている。FET型FeRAMは、1トランジスタ型FeRAMとも呼ばれ、この構造から、MOSFETのゲート電極とチャネル領域のゲート絶縁膜の代わりに強誘電体膜を配置したMFS(Metal-ferroelectric-semiconductor)型FeRAM、MOSFETのゲート電極の上に強誘電体膜を配置したMFMIS(Metal-ferroelectric-metal-insulator-semiconductor)型FeRAM、さらにMOSFETのゲート電極とゲート絶縁膜の間に強誘電体膜を配置した図29に示すようなMFIS(Metal-ferroelectric-insulator-semiconductor)型FeRAMなどの1トランジスタ型FeRAMがある(非特許文献4参照)。

$[0\ 0\ 1\ 9\]$

図29に示すMFISでは、半導体基板2901の上に、ソース2902,ドレイン2903を備え、ソース・ドレイン間に配置されたゲート絶縁膜2904の上に、強誘電体からなる誘電体層2905を備え、誘電体層2905の上にゲート電極2906を備える。ソース2902にはソース電極2907を介してソース電圧が印加され、ドレイン2903にはドレイン電極2908を介して電流計が接続している。

[0020]

これらのF e R A M は、M O S F E T の動作に強誘電体の分極を適用させたものであり、分極の状態により、ゲート絶縁膜 2 9 0 4 直下の半導体表面にチャネル 2 9 2 1 か形成される場合と、形成されない場合との状態を作り出し、このときのソースードレイン間の電流値を読み取り、電気的なデジタル信号の「1」あるいは「0」として取り出す機能を持っている。

[0021]

FET型FeRAMでは、動作原理から、データ読み出しを行っても、強誘電体の分極量は変化しないことから非破壊読み出しが可能であり、高速動作が期待されている。また、1トランジスタ1キャバシタ型FeRAMに比べて専有面積も小さくできることから、高集積化に有利である特徴を持つ。しかしながら、実際には、1トランジスタ型FeRAMのうちMFIS型FeRAM(図29)では、強誘電体膜と半導体の間にゲート絶縁膜があるために、強誘電体の分極量を打ち消すような減分極電界が発生する。

[0022]

さらに、上述した構成を実現するためには、一般的に非晶質(アモルファス)である絶縁膜の上に、分極特性と配向性を持つ高品質な高誘電体を成膜することになる。ところが、後に説明する既存の成膜手法を用いては、絶縁膜上に高配向性の強誘電体を形成することが難しかった。このため、従来技術で作製されたMFIS型FeRAMは、減分極電界により分極が持ちこたえることができず、長時間のデータ保持ができなかった。さらに、半導体の上に形成する絶縁膜の品質が乏しい場合、電界により生じるリーク電流によって、強誘電体の分極量がさらに低下してしまう。これらのために、現状のMFIS型FeRAMにおいては、メモリとしての動作のデータ保持期間(データ寿命)が10日程度に留

よつしぬり、大川にははし述いいが坑仏じのる。

[0023]

ところで、MFMIS型FeRAMにおいては、結晶の金属電極(PtやSrRuO2などが一般的)の上に強誘電体を形成できるため、MFIS型FeRAM構造のように絶縁膜の上に強誘電体を形成する必要がなく高品質な成膜ができる。しかしながら、強誘電体は、金属上に対してもいまだ安定した成膜方法が提案されておらず、やはり、半導体上の絶縁膜による減分極電界による分極低下が問題となり長期のメモリ保持が実現されていない。

[0024]

一方、MFS型FeRAMでは、半導体上の絶縁膜を必要としないために、原理的に減分極電界による分極の低下を回避できる。しかし、ゾルゲル法やMOCVD法などの強誘電体成膜方法では高温の成膜温度が必要となるために、Siなどの半導体表面が酸化又は変質していまい、界面に酸化膜や欠陥を多く形成してしまう。この結果、半導体と強誘電体との界面に酸化膜(界面酸化膜)が形成されてしまった場合、MFIS型FeRAMと同様に減分極電界が生じてしまう。

[0025]

界面酸化膜が形成されなくても、界面に欠陥準位を多く形成した場合、電荷蓄積の電荷の影響が大きくなり、正確なメモリ動作ができなくなる。また、形成した強誘電体膜の品質が低い場合、膜中にリーク電流が流れてしまい長期間の分極特性を保持できないことが多く報告されている。

[0026]

上述したFeRAMなどでは、基体上への酸化物強誘電体の形成が重要である。現在までに様々な形成装置及び種々の薄膜形成方法が試みられている。例えば、ゾルゲル(solgel)法と有機金属熱分解(Metal-organic deposition, MOD)を含む化学溶液堆積法(Chemical solution deposition, CSD)、有機金属化学気相堆積法(Metal-organic chemical vapor deposition, MOCVD又はMOVPE)、バルス・レーザー・デポジション(Pulse laser deposition, PLD)、液体ミスト化学堆積法(Liquid source misted chemical deposition, LSMCD)、電気泳動堆積法(Electro-phoretic deposition, EPD)、高周波スパッタリング法(rf-sputtering、RFスパッタ法やマグネトロンスパッタ法とも呼ぶ)、ECRスパッタ法(Electron cyclotron resonance sputtering)などが挙げられる。

[0027]

これらの成膜方法のうち主流となっているのは、ゾルゲル法やMOD法と呼ばれるCSD法である。CSD法は、強誘電体の基材を有機溶媒に溶解し、これを基体に塗布・焼結を繰り返して膜を形成する方法であり、簡便で比較的大面積に強誘電体膜が形成できるのが特徴である。CSD法は、塗布する溶液の組成を制御することで任意の組成を持つ強誘電体膜が形成でき、多くの研究機関から報告がなされている。

[0028]

しかし、塗布する基体によっては濡れ性が悪く形成できないこともあること、形成した膜中に溶液に用いる溶媒が残されてしまい良好な膜質が得られないことなどの問題がある。また、CSD法では、焼結させるための温度を強誘電体膜のキュリー温度よりも高くする必要があるために、温度や雰囲気の制御が悪い場合、良好な特性の膜が全く得られないといった問題を抱える。

[0029]

また、CSD法以外の方法による強誘電体膜の形成も試みられている。例えば、エキシマレーザなどの強力なレーザ光源で強誘電体原料のターゲットをスパッタすることで、良好な膜質の強誘電体膜が形成できるPLD法が注目されている。しかし、この方法では、ターゲット面内においてレーザが照射される部分の面積は非常に小さく、小さな照射面からスパッタされて供給される原料に大きな分布が生じる。このためにPLD法では、基体に形成される強誘電体の膜厚・膜質などに大きな面内分布を生じ、また、同一条件で形成しても全く異なった特性になるなど、再現性について大きな問題がある。

100001

ただし、この特性は、条件を詳細に検討するのには向いており、この特性を生かして成膜特性を検討する手法としてコンピナトリアル法が注目されている。しかしながら、工業的な観点からは、大面積に再現性よく形成できる手法が必須であり、現在のPLD法は、工業的な使用は困難であるといえる。また、他の薄膜形成技術として、MOCVD法は、古農形成技術がある。MOCVD法は、化合物半導体の結晶成長に多く用いられており、大きな面積の基板の上に結晶性のよい膜を形成可能であり、また、段差被覆性にも優れている。このため、前述したような強誘電体の膜形成への適用についても、多くの研究や開発がなされている。しかしながら、MOCVD法は、有機金属を原料として用いるため、膜中に炭素原子や水素原子が残留することによる汚染が大きな課題となっている。また、一般には、有機金属材料は、取り扱いが容易ではないという問題がある。

[0031]

上述した種々の膜形成方法に対し、強誘電体膜の形成方法としてスパッタリング法(単にスパッタ法ともいう)が注目されている。スパッタ法は、危険度の高いガスや有毒ガスなどを用いることなく、堆積する膜の表面凹凸(表面モフォロジ)が比較的良いなどの理由により、有望な成膜装置・方法の1つになっている。スパッタ法において、化学量論的組成の強誘電体膜を得るための優れた装置・方法として、酸素ガスや窒素ガスを供給し、膜中の酸素や窒素が欠落するのを防止する反応性スパッタ装置・方法が有望である。

[0032]

従来から使用されているRFスパッタ法(従来スパッタ法)において、酸化物強誘電体を堆積するときには、対象となる化合物(焼結体)ターゲットを用いる。しかしながら、従来スパッタ法では、不活性ガスとしてアルゴン、反応性ガスとして酸素を用いて酸化物強誘電体を形成した場合、基板上に形成された強誘電体膜中の酸素が充分に取り込まれずに、良好な膜質の強誘電体が得られないという問題があった。

[0033]

このため、強誘電体を堆積した後に、加熱炉などを用いた酸素中でのアニーリングと呼ばれる加熱処理により、基体の上に形成した強誘電体膜の膜質を改善する必要があった。従って、上記従来スパッタ法では、アニーリングという工程が追加され、製造プロセスに煩雑性が増すという問題があった。また、このアニーリング工程では、一定の膜質を得るように制御するため、温度などの条件を厳密に管理する必要があった。加えて、形成する膜の材質によっては、アニーリング処理を行うことができない場合もあった。

[0034]

また、スパッタ膜の膜品質を改善する方法として、電子サイクロトロン共鳴(ECR)によりプラズマを発生させ、このプラズマの発散磁界を利用して作られたプラズマ流を基板に照射し、同時に、ターゲットと接地間に高周波又は負の直流電圧を印加し、上記ECRで発生させたプラズマ流中のイオンをターゲットに引き込み衝突させてスパッタリングし、膜を基板に堆積させるECRスパッタ法がある。

[0035]

従来のスパッタ法では、0.1 Pa程度以上のガス圧力でないと安定なプラズマは得られないのに対し、ECRスパッタ法では、安定なECRプラズマが0.01 Pa台の圧力で得られる特徴をもつ。また、ECRスパッタ法は、高周波又は負の直流高電圧により、ECRにより生成した粒子をターゲットに当ててスパッタリングを行うため、低い圧力でスパッタリングができる。

[0036]

ECRスパッタ法では、基板にECRプラズマ流とスパッタされた粒子が照射される。 ECRプラズマ流中のイオンは、発散磁界により10eVから数10eVのエネルギーを 持っている。また、気体が分子流として振る舞う程度の低い圧力でプラズマを生成・輸送 しているため、基板に到達するイオンのイオン電流密度も大きく取れる。従って、ECR プラズマ流中のイオンは、スパッタされて基板上に飛来した原料粒子にエネルギーを与え ると共に、原料粒子と酸素との結合反応を促進することとなり、堆積した膜の膜質が改善 これる。

[0037]

ECRスパッタ法では、低い基板温度で高品質の膜が形成できることが特徴となっている。ECRスパッタ法でいかに高品質な薄膜を堆積し得るかは、例えば、特許文献2、特許文献3や、非特許文献5を参照されたい。さらに、ECRスパッタ法は、膜の堆積速度が比較的安定しているため、ゲート絶縁膜などの極めて薄い膜を、膜厚の制御よく形成するのに適している。また、ECRスパッタ法で堆積した膜の表面モフォロジは、原子スケールのオーダーで平坦である。従って、ECRスパッタ法は、高誘電率ゲート絶縁膜の形成するだけでなく、前述したFeRAMに必要な強誘電体膜の形成や金属電極膜の形成にとって有望な方法であると言える。

[0038]

ECRスパッタ法を用いた強誘電体膜の検討についてもいくつか報告されている。例えば、特許文献 4 ,特許文献 5 ,非特許文献 6 では、バリウム又はストロンチウムを含む強誘電体の製造について報告している。また、非特許文献 7 では、Ba $_2$ NaNi $_5$ O $_15$ の製造について報告している。さらに、非特許文献 8 では、Bi $_4$ Ti $_3$ O $_12$ の製造について報告している。

[0039]

しかしながら、従来では、ECRスパッタ法を用いても、先人らは従来スパッタ法と同様の方法として捉えた思想により条件を選択し、強誘電体材料からなる膜を形成しようとしていた。このため、従来では、ECRスパッタ法を用いて強誘電体膜を形成しても、FeRAMに適用できる良好な強誘電性を示すことができなかった。

[0040]

上述したようなメモリを取り巻く状況に対し、強誘電体の分極量により半導体の状態を変化させる(チャネルを形成する)などの効果によりメモリを実現させるのではなく、図30に示すように、半導体基板3001の上部に直接形成した強誘電体層3002の抵抗値を変化させ、結果としてメモリ機能を実現する技術が提案されている(特許文献6参照)。強誘電体層3002の抵抗値の制御は、電極3003と電極3004との間に電圧を印加することで行う。

[0041]

【特許文献1】特開平8-031960号公報

【特許文献2】特許第2814416号公報

【特許文献3】特許第2779997号公報

【特許文献4】特開平10-152397号公報

【特許文献5】特開平10-152398号公報

【特許文献 6 】 特開平 7 一 2 6 3 6 4 6 号公報

【特許文献7】特開2003-77911号公報

【非特許文献 1】 サイモン・ジー著、「フィジクス・オブ・セミコンダクター・デバイス」、1981年、 (S.M. Sze, "Physics of Semiconductor Devices", John Wiley and Sons, Inc.)

【非特許文献2】舛岡富士雄著、応用物理、73巻、第9号、頁1166、2004年。

【非特許文献 3 】塩嵜忠 監修、「強誘電体材料の開発と応用」、シーエムシー出版 【非特許文献 4 】猪俣浩一郎、田原修一、有本由弘編、「MRAM技術一基礎からL S I 応用まで一」、サイベック

【非特許文献 5 】 天沢他のジャーナルオフバキュームサイエンスアンドテクノロジー、第 B 1 7 巻、第 5 号、 2 2 2 2 頁、 1 9 9 9 年 (J. Vac. Sci. Technol., Bl7, no. 5, 22 22 (1999).

【非特許文献 6 】 松岡らのジャーナル・アプライド・フィジクス、第 7 6 巻、第 3 号、1 7 6 8 頁、1 9 9 4 年(J. Appl. Phys., 76(3), 1768, (1994).

【非特許文献7】渡津らの「粉体及び粉末冶金」、第44号、86頁、1997年

★計付訂入酬の 4 相平の リノノコト・ノコンノヘ・レノー、 知りの つ、 ムサの 貝、1991年、(Appl. Phys. Lett., 58, 243, (1991).

【発明の開示】

【発明が解決しようとする課題】

[0042]

しかしながら、図30に示した特許文献6に提案されている構造は、前述したMFS型FeRAMのゲート電極直下と同様に、半導体の上に強誘電体層を備える構造となっている。従って、図30に示す素子では、MFS型FeRAMの製造過程に最大の問題となる半導体上の良質な強誘電体層の形成が困難であるばかりでなく、半導体と強誘電体層との間に半導体酸化物が形成されてしまい、減分極電界の発生や多くの欠陥の発生が特性に大きく影響し、長時間のデータ保持は不可能であることが予想される。実際、図30に示す素子では、2分程度の保持時間しか達成されておらず、1分程度でデータの再書き込みを強いられることになる。

[0043]

図30に示す素子に見られる電流電圧ヒステリシスは、半導体基板3001と強誘電体層3002の界面に発生した欠陥に、電子又はホールが捕獲(トラップ)されるために起きるとされている。このため、特許文献6では、電気伝導に関連するキャリア数が少ない材料が好ましく、半導体基板3001が適しているとしている。しかし、界面欠陥のキャリアトラップ現象を用いているために、捕獲するトラップが多くなれば、トラップの増加に伴うリーク電流によりデータ保持時間は短くなる。これに対し、半導体基板3001の上に界面なく強誘電体層3002を形成し、リーク電流を少なくすれば、キャリアの捕獲は発現せず、メモリの効果はなくなる。これらの矛盾により、図30に示す素子では、長時間のメモリ保持を行うには原理的に不適であるものであった。以上に説明したように、強誘電性を示すなどの特徴を有する金属酸化物を用いた素子では、安定した動作が得られていない。

[0044]

本発明は、以上のような問題点を解消するためになされたものであり、より安定に状態の保持が得られるなど、金属酸化物から構成された材料を用いて安定した動作が得られる 三端子素子を提供することを目的とする。

【課題を解決するための手段】

[0045]

本発明に係る三端子素子は、基板の上に形成された金属酸化物層と、この金属酸化物層の一方の面に接して形成されたゲート電極と、金属酸化物層の他方の面側に接して配置されて互いに離間したソース電極及びドレイン電極と、金属酸化物層とゲート電極との間に設けられた絶縁層とを少なくとも備え、金属酸化物層は、少なくとも2つの金属を含んでいるようにしたものである。このように構成された三端子素子では、金属酸化物薄層の抵抗値の状態により、ソース・ドレイン間に流れる電流の状態が変化する。

[0046]

上記三端子素子において、金属酸化物層は、ソース電極及びドレイン電極の少なくとも 1つとゲート電極との間に印加された電気信号により抵抗値が変化するものである。例え は、金属酸化物層は、第1電圧値以上の電圧印加により第1抵抗値を持つ第1状態となり 、第1電圧とは極性の異なる第2電圧値以下の電圧印加により第1抵抗値より低い第2抵 抗値を持つ第2状態となる。

[0047]

上記三端子素子において、基部層は、第1金属、第2金属、及び酸素から構成され、化学量論的組成に比較して第2金属の組成比が小さいものであってもよい。また、基部層は、第1金属、第2金属、及び酸素の柱状結晶を含んでいてもよい。また、基部層に接して配置され、少なくとも第1金属、及び酸素から構成され、柱状結晶及び非晶質の少なくとも1つである金属酸化物単一層を備える場合もある。金属酸化物単一層は、第1金属、第2金属、及び酸素から構成され、化学量論的組成に比較して第2金属の組成比が小さい。

[0048]

また、本発明に係る三端子素子の製造方法は、基板の上に金属酸化物層が形成された状態とする工程と、この金属酸化物層の一方の面に接してゲート電極が形成された状態をする工程と、金属酸化物層とゲート電極との間に施したソース電極をでして空極が形成された状態とする工程と、金属酸化物層とゲート配極との間に絶縁でが形成された状態とする工程とを少なるのでは、金属酸化物層に変の組成比で属とが形成された状態とする工程とを少なる第1ブラズマを生成し、第1金属と第2金を生の方式では、で変を生成した粒子を対して第1ブラズマより発生した粒子を対した地方のがイスを印かり、を構成する材料を基板の上に堆積のから構成されたすって、第1金属、第1金属、第2金属をで、少なくとも第1金属及び酸素がら構成された基部層の中に分散されたを基本を対した。第2金属とで、第1で表表を対したものである。なお、第1金属は、基板は所定温度に加熱された状態とするようにしたものである。なお、第1金属はチンであり、第2金属はビスマスである。

【発明の効果】

[0049]

以上説明したように、本発明によれば、例えばチタンなどの第1金属と酸素とから構成された基部層と、第1金属、例えばビスマスなどの第2金属、及び酸素の化学量論的組成の結晶からなり、基部層中に分散された複数の微結晶粒とを少なくとも備える金属酸化物層から三端子素子を構成するようにしたので、より安定に各状態の保持が行える能動素子が実現できるなど優れた効果が得られる。

【発明を実施するための最良の形態】

[0050]

以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における三端子素子の構成例を概略的に示す模式的な断面図(a),(b)及び部分断面図(c)である。図1に示す三端子素子は、例えば、単結晶シリコンからなる基板101の上に絶縁層102,ゲート電極103,BiとTiとOとから構成された膜厚30~200nm程度の金属酸化物層104,ソース電極106,ドレイン電極107を備え、加えて、ゲート電極103と金属酸化物層104との間に絶縁層105を備えるようにしたものである。このような構成とした三端子素子において、例えば、図1(a)に示すように電位が印加されている状態を書き込み状態とし、図1(b)に示すように、電位が印加されている状態を読み出し状態とする。

[0051]

基板101は、半導体、絶縁体、金属などの導電性材料のいずれから構成されていてもよい。基板101が絶縁材料から構成されている場合、絶縁層102、ゲート電極103はなくてもよく、この場合、導電性材料から構成された基板101が、ゲート電極となる。ゲート電極103,ソース電極106,及びドレイン電極107は、例えば、白金(Pt)、ルテニウム(Ru)、金(Au)、銀(Ag)、チタン(Ti)などの貴金属を含む遷移金属の金属から構成されていればよい。また、上記の電極は、窒化チタン(TiN)、窒化ハフニウム(HfN)、ルテニウム酸ストロンチウム(SrRuO2)、酸化亜鉛(ZnO)、鉛酸スズ(ITO)、フッ化ランタン(LaF3)などの遷移金属の窒化物や酸化物やフッ化物等の化合物、さらに、これらを積層した複合膜であってもよい

[0052]

配移間100は、一段にンソコン、ンソコン段至に候、、ルミノ、人は、ソアンム、、リリウム、マグネシウム、カルシウムなどの軽金属から構成されたLiNbO $_3$ などの酸化物、LiCaAIF $_6$ 、LiSrAIF $_6$ 、LiYF $_4$ 、LiLuF $_4$ 、КМgF $_3$ などのフッ化物から構成されていればよい。また、絶縁層105は、スカンジウム、チタン、ストロンチウム、イットリウム、ジルコニウム、ハフニウム、タンタル、及び、ランタン系列を含む遷移金属の酸化物及び窒化物、又は、以上の元素を含むシリケート(金属、シリコン、酸素の三元化合物)、及び、これらの元素を含むアルミネート(金属、アルミニウム、酸素の三元化合物)、さらに、以上の元素を2以上含む酸化物及び窒化物などから構成されていればよい。

[0053]

金属酸化物層 104 は、図 1 (c) に拡大して示すように、 $Bi_4Ti_3O_{12}$ の化学量論的組成に比較して過剰なチタンを含む層からなる基部層 141 の中に、 $Bi_4Ti_3O_{12}$ の結晶からなる粒径 $3\sim15$ n m程度の複数の微結晶粒 142 が分散されて構成されたものである。これは、透過型電子顕微鏡の観察により確認されている。基部層 141 は、ビスマスの組成がほぼ 0 となる TiO_x の場合もある。言い換えると、基部層 141 は、2 つの金属から構成されている金属酸化物において、いずれかの金属が化学量論的な組成に比較して少ない状態の層である。なお、図 1 (c) は、金属酸化物層 104 の概略的な状態を模式的に示す断面図である。

[0054]

図1に示した三端子素子の構成の具体例について説明すると、例えば、ゲート電極103は、膜厚10nmのルテニウム膜であり、金属酸化物層104は、上述した構成の金属酸化物からなる膜厚40nmの層であり、絶縁層105は、五酸化タンタルと二酸化シリコンとからなる膜厚5nmの多層膜であり、ソース電極106及びドレイン電極107は、金から構成されたものである。また、ソース電極106及びドレイン電極107は、金属酸化物層104の側から、チタン層、窒化チタン層、金層の順に積層された多層構造であってもよい。金属酸化物層104との接触面をチタン層とすることで、密着性の向上が図れる。また、ソース電極106とドレイン電極107との間隔は、例えば、1mmである。なお、前述したように、基板101及び絶縁層102の構成は、これに限るものではなく、電気特性に影響を及ぼさなければ、他の材料も適当に選択できる。

[0055]

以上で説明した、絶縁層102、ゲート電極103、絶縁層105、金属酸化物層10 4、ソース電極106及びドレイン電極107は、具体的な製法は後述するが、図2に示すようなECRスパッタ装置により、金属ターゲットや焼結ターゲットを、アルゴンガス、酸素ガス、窒素ガスからなるECRプラズマ内でスパッタリングして形成すればよい。

[0056]

ここで、図2に示すECRスパッタ装置について説明すると、まず、処理室201とこれに連通するプラズマ生成室202とを備えている。処理室201は、図示していない真空排気装置に連通し、真空排気装置によりプラズマ生成室202とともに内部が真空排気される。

[0057]

処理室201には、膜形成対象の基板101が固定される基板ホルダ204が設けられている。基板ホルダ204は、図示しない回転機構により所望の角度に傾斜し、かつ回転可能とされている。基板ホルダ204を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。また、処理室201内のプラズマ生成室202からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット205が備えられている。

[0058]

ターゲット205は、絶縁体からなる容器205a内に載置され、内側の面が処理室201内に露出している。また、ターゲット205には、マッチングユニット221を介して高周波電源222が接続され、例えば、13.56MHzの高周波が印加可能とされて

いる。ノーノンドムリコが毎間は竹村い場口、旦川で印加りるよりにしても思い。なお、ターゲット205は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。

[0059]

プラズマ生成室202は、真空導波管206に連通し、真空導波管206は、石英窓207を介して導波管208に接続されている。導波管208は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室202の周囲及びプラズマ生成室202の上部には、磁気コイル(磁場形成手段)210が備えられている。これら、マイクロ波発生部、導波管208,石英窓207,真空導波管206により、マイクロ波供給手段が構成されている。なお、導波管208の途中に、モード変換器を設けるようにする構成もある。

[0060]

$[0\ 0\ 6\ 1]$

ECRプラズマは、磁気コイル210からの発散磁場により、基板ホルダ204の方向にプラズマ流を形成する。生成されたECRプラズマのうち、電子は磁気コイル210で形成される発散磁場によりターゲット205の中を貫通して基板101の側に引き出され、基板101の表面に照射される。このとき同時に、ECRプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるように基板101側に引き出され、成膜している層の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。

[0062]

なお、図2の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管208において一旦分岐し、プラズマ生成室202上部の真空導波管206に、プラズマ生成室202の側方から石英窓207を介して結合させている。このようにすることで、石英窓207に対するターゲット205からの飛散粒子の付着が、防げるようになり、ランニングタイムを大幅に改善できるようになる(特許277997号公報,特許3136386号公報,特許3136387号公報参照)。また、処理対象の基板とターゲット205との間にシャッターなどを設け、基板に対する原料の到達を制御するようにしてもよい。

[0063]

次に、図1にした三端子素子の製造方法例について、図3を用いて説明する。まず、図3(a)に示すように、主表面が面方位(100)で抵抗率が $1\sim2\Omega^-cm$ のp形のシリコンからなる基板101を用意し、基板101の表面を硫酸と過酸化水素水の混合液と純水と希フッ化水素水とにより洗浄し、このあと乾燥させる。ついで、洗浄・乾燥した基板101の上に、絶縁層102が形成された状態とする。絶縁層102の形成では、上述したECRスパッタ装置を用い、ターゲットとして純シリコン(Si)を用い、ブラズマガスとしてアルゴン(Ar)と酸素ガスを用いたECRスパッタ法により、シリコンからなる基板101の上に、表面を覆う程度にSi-0分子によるメタルモードの絶縁層102を形成する。

$[0\ 0\ 6\ 4\]$

例えば、 10^{-5} P a 台の内部圧力に設定されているプラズマ生成室内に流量 20 sc cm程度でAr ガスを導入し、内部圧力を 10^{-3} ~ 10^{-2} P a 程度にし、ここに、0.0875

Iの概物にと、するGDAのマイノロ級(OOON性反)にを広梱して電」ッイノロドロン共鳴条件とすることで、プラズマ生成室内にArのプラズマが生成された状態とする。なお、sccmは流量の単位あり、0℃・1気圧の流体が1分間に1cm³流れることを示す

[0065]

上述したことにより生成されたプラズマは、磁気コイルの発散磁場によりプラズマ生成室より処理室の側に放出される。また、プラズマ生成室の出口に配置されたシリコンターゲットに、高周波電源より13.56MHzの高周波電力(例えば500W)を供給する。このことにより、シリコンターゲットにArイオンが衝突してスパッタリング現象が起こり、Si粒子が飛び出す。シリコンターゲットより飛び出したSi粒子は、プラズマ生成室より放出されたプラズマ、及び導入されてプラズマにより活性化された酸素ガスと共にシリコンからなる基板101の表面に到達し、活性化された酸素により酸化され二酸化シリコンとなる。以上のことにより、基板101上に二酸化シリコンからなる例えば100mm程度の膜厚の絶縁層102が形成された状態とすることができる(図3(a))。

[0066]

なお、絶縁層102は、この後に形成する各電極に電圧を印加した時に、基板101に電圧が洩れて、所望の電気的特性に影響することがないように絶縁を図るものである。例えば、シリコン基板の表面を熱酸化法により酸化することで形成した酸化シリコン膜を絶縁層102として用いるようにしてもよい。絶縁層102は、絶縁性が保てればよく、酸化シリコン以外の他の絶縁材料から構成してもよく、また、絶縁層102の膜厚は、100mmに限らず、これより薄くてもよく厚くてもよい。絶縁層102は、上述したECRスパッタによる膜の形成では、基板101に対して加熱はしていないが、基板101を加熱しながら膜の形成を行ってもよい。

[0067]

以上のようにして絶縁層102を形成した後、今度は、ターゲットとして純ルテニウム(Ru)を用いた同様のECRスパッタ法により、絶縁層102の上にルテニウム膜を形成することで、図3(b)に示すように、ゲート電極103が形成された状態とする。Ru膜の形成について詳述すると、Ruからなるターゲットを用いたECRスパッタ装置において、例えば、まず、絶縁層を形成したシリコン基板を400 Cに加熱し、また、ブラズマ生成室内に、例えば流量7 sccmで希ガスであるArガスを導入し、加えて、例えば流量5 sccmでXeガスを導入し、ブラズマ生成室の内部を、例えば $10^{-2}\sim10^{-3}$ Pa台の圧力に設定する。

[0068]

ついで、プラズマ生成室内に電子サイクロトロン共鳴条件の磁場を与え、この後、2.45 GHzのマイクロ波(例えば500W)をプラズマ生成室内に導入し、プラズマ生成室にArとXeのECRプラズマが生成した状態とする。生成されたECRプラズマは、磁気コイルの発散磁場によりプラズマ生成室より処理室側に放出される。また、プラズマ生成室の出口に配置されたルテニウムターゲットに、13.56MHzの高周波電力(例えば500W)を供給する。このことにより、スパッタリング現象が起き、ルテニウムターゲットよりRu粒子が飛び出す。ルテニウムターゲットより飛び出したRu粒子は、基板101の絶縁層102表面に到達して堆積する。

[0069]

以上のことにより、絶縁層102の上に、例えば10nm程度の膜厚のゲート電極103が形成された状態が得られる(図3(b))。ゲート電極103は、この後に形成するソース電極106及びドレイン電極107との間に電圧を印加した時に、金属酸化物層104に電圧が印加できるようにするものである。従って、導電性が持てればルテニウム以外からゲート電極103を構成してもよく、例えば、白金からゲート電極103を構成してもよい。ただし、二酸化シリコンの上に白金膜を形成すると剥離しやすいことが知られているが、これを防ぐためには、チタン層や窒化チタン層もしくはルテニウム層などを介して白金層を形成する積層構造とすればよい。また、ゲート電極103の膜厚も10nm

に吹るもりにははく、しれより片くしもよく符くしもよい。

[0070]

ところで、上述したようにECRスパッタ法によりRuの膜を形成するときに、基板101を400℃に加熱したが、加熱しなくても良い。ただし、加熱を行わない場合、ルテニウムの二酸化シリコンへの密着性が低下するため、剥がれが生じる恐れがあり、これを防ぐために、基板を加熱して膜を形成する方が望ましい。

[0071]

以上のようにしてゲート電極103を形成した後、基板101を装置内より大気中に搬出し、ついで、ターゲット205として純タンタル(Ta)を用いた図2同様のECRスバッタ装置の基板ホルダ204に、基板101を固定する。引き続いて、プラズマガスとしてアルゴン(Ar)と酸素ガスとを用いたECRスバッタ法により、図3(c)に示すように、ゲート電極103の上に、表面を覆う程度に、絶縁層105が形成された状態とする。以下に説明するように、Ta-O分子によるメタルモード膜を形成し、絶縁層105とする。

[0072]

Ta-〇分子によるメタルモード膜の形成について詳述すると、タンタルからなるターゲット205を用いた図2に示すECRスパッタ装置において、まず、プラズマ生成室202内に、不活性ガス導入部211より、例えば流量25gccmで希ガスであるArガスを導入し、プラズマ生成室202の内部を、例えば10⁻³Pa台の圧力に設定する。また、プラズマ生成室202には、磁気コイル210にコイル電流を例えば28Aを供給することで電子サイクロトロン共鳴条件の磁場を与える。

[0073]

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば500W)を供給し、これを導波管208、石英窓207、真空導波管を介してプラズマ生成室202内に導入し、このマイクロ波の導入により、プラズマ生成室202にArのプラズマが生成した状態とする。生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201の側に放出される。また、プラズマ生成室202の出口に配置されたターゲット205に、高周波電極供給部より高周波電力(例えば500W)を供給する。

[0074]

このことにより、ターゲット205にAr粒子が衝突してスパッタリング現象を起こし、Ta粒子がターゲット205より飛び出す。ターゲット205より飛び出したTa粒子は、プラズマ生成室202より放出されたプラズマ、及び反応性ガス導入部212より導入されてプラズマにより活性化された酸素ガスと共に基板101のゲート電極103表面に到達し、活性化された酸素により酸化され五酸化タンタルとなる。

[0075]

以上のことにより、まず、ゲート電極103の上に五酸化タンタル膜を形成する。続いて、図3(a)を用いて説明した二酸化シリコンの堆積と同様に、純シリコンからなるターゲット205を用いたECRスパッタ法により、上記五酸化タンタル膜の上に二酸化シリコン膜が形成された状態とする。上述した五酸化タンタル膜と二酸化シリコン膜の形成工程を繰り返し、五酸化タンタル膜と二酸化シリコン膜との多層膜を例えば、5nm程度形成することで、絶縁層105が得られる(図3(c))。

[0076]

なお、五酸化タンタル膜と二酸化シリコン膜からなる絶縁層105は、金属酸化物層104に電圧を印加した時に、強誘電体膜に印加される電圧を制御するために用いる。従って、金属酸化物層104に印加される電圧を制御することができれば、五酸化タンタル膜と二酸化シリコン膜の多層構造以外から絶縁層105を構成してもよく、単層から構成してもよい。また、膜厚も、5nmに限るものではない。なお、上述したECRスパッタ法では、基板101に対して加熱はしていないが、加熱しても良い。

[0077]

以上のよりに配移増100でル城した扱、D1C11の削口が4・3の取出物統和件(Bi一Ti一〇)からなるターゲットを用い、プラズマガスとしてアルゴン(Ar)と酸素ガスとを用いたECRスパッタ法により、図3(d)に示すように、絶縁層105の上に、表面を覆う程度に、金属酸化物層104が形成された状態とする。

[0078]

金属酸化物層104の形成について詳述すると、まず、300℃~700℃の範囲に基板101が加熱されている状態とする。また、プラズマ生成室内に、例えば流量20 $_{5}$ ccm で希ガスであるArガスを導入し、例えば10 $^{-3}$ Рa~10 $^{-2}$ Рa台の圧力に設定する。この状態で、プラズマ生成室に電子サイクロトロン共鳴条件の磁場を与え、この後、2.45 G H z のマイクロ波(例えば500W)をプラズマ生成室に導入し、このマイクロ波の導入により、プラズマ生成室にECRプラズマが生成された状態とする。

[0079]

生成されたECRプラズマは、磁気コイルの発散磁場によりプラズマ生成室より処理室側に放出される。また、プラズマ生成室の出口に配置された焼結体ターゲットに、13.56MHzの高周波電力(例えば500W)を供給する。このことにより、焼結体ターゲットにAr粒子が衝突してスパッタリング現象を起こし、Bi粒子とTi粒子が飛び出す

[0800]

焼結体ターゲットより飛び出したBi粒子とTi粒子は、プラズマ生成室より放出されたECRプラズマ、及び、放出されたECRプラズマにより活性化した酸素ガスと共に、加熱されている絶縁層105の表面に到達し、活性化された酸素により酸化される。なお、反応ガスとしての酸素 (0_2) ガスは、以降にも説明するようにArガスとは個別に導入され、例えば、例えば流量1sccmで導入されている。焼結体ターゲットは酸素を含んでいるが、酸素を供給することにより堆積している膜中の酸素不足を防ぐことができる。以上に説明したECRスパッタ法による膜の形成で、例えば、膜厚40nm程度の金属酸化物層104が形成された状態が得られる(図3(d))。

[0081]

なお、形成した金属酸化物層 104に、不活性ガスと反応性ガスのECRブラズマを照射し、膜質を改善するようにしてもよい。反応性ガスとしては、酸素ガスに限らず、窒素ガス、フッ素ガス、水素ガスを用いることができる。また、この膜質の改善は、絶縁層 102 の形成にも適用可能である。また、基板温度を 300 C以下のより低い温度条件として金属酸化物層 104 を形成した後に、酸素雰囲気中などの適当なガス雰囲気中で、形成した金属酸化物層 104 をアニール(加熱処理)し、膜質の特性を大きく改善するようにしてもよい。

[0082]

次に、図3(e)に示すように、金属酸化物層104の上に、所定の面積のAuからなるソース電極106及びドレイン電極107が形成された状態とすることで、図1に示す三端子素子が得られる。ソース電極106及びドレイン電極107は、よく知られたリフトオフ法と抵抗加熱真空蒸着法による金の堆積とにより形成できる。なお、ソース電極106及びドレイン電極107は、例えば、Ru、Pt、TiNなどの他の金属材料や導電性材料を用いるようにしてもよい。なお、Ptを用いた場合、密着性が悪く剥離する可能性があるので、Ti-Pt-Auなどの剥離し難い構造とし、この上でフォトリソグラフィーやリフトオフ処理などのパターニング処理をして所定の面積を持つ電極として形成する必要がある。

[0083]

次に、ECRスパッタ法により形成されるBi $_4$ Тi $_3$ О $_{12}$ からなる金属酸化物層104の特性について、より詳細に説明する。発明者らは、ECRスパッタ法を用いたBi $_4$ Тi $_3$ О $_{12}$ 膜の形成について注意深く観察を繰り返すことで、温度と導入する酸素流量によって、形成されるBi $_4$ Тi $_3$ О $_{12}$ 膜の組成が制御できることを見いだした。図4は、ECRスパッタ法を用いてBi $_4$ Тi $_3$ О $_{12}$ を成膜した場合の、導入した酸素流量に対する成膜

歴反い冬にで小した付は凹しめる。凹まは、亜似に半加脂ンリョンで用い、亜似血反です 20℃とした条件の結果である。

[0084]

[0085]

また、酸素流量が $0.8\sim3$ s c cm程度の場合は、 $Bi_4Ti_3O_{12}$ の化学量論的組成の微結晶又は柱状結晶で成膜していることが判明した。この酸素領域を酸素領域 C とする。

[0086]

さらに、酸素流量が3 sccm以上の場合には、B i の割合が多い膜となり、B i ${}_4T$ i ${}_3O$ 12 の化学量論的組成からずれてしまうことが判明した。この酸素領域を酸素領域Dとする

[0087]

さらにまた、酸素流量が $0.5\sim0.8$ sccmの場合は、酸素領域Aの膜と酸素領域Cの中間的な成膜となることが判明した。この酸素領域を酸素領域Bとする。

[0088]

[0089]

次に、図4中の酸素領域A内の α ,酸素領域B内の β ,酸素領域C内の γ の酸素流量条件で作製したビスマスチタン酸化物薄膜(金属酸化物層104)の状態について、図5を用いて説明する。図5は、作製した薄膜の断面を透過型電子顕微鏡で観察した結果を示している。図5において、(a), (b), (c), (d) は、顕微鏡写真であり、(a'), (b'), (c'), (d') は、各々の状態を模式的に示した模式図である。まず、酸素流量を0とした条件 α では、Ø5(a) 及びØ5(a') に示すように、膜全体が柱状結晶から構成されている。条件 α で作製した薄膜の元素の組成状態をEDS(エネルギー分散形X線分光) 法で分析すると、ビスマスが含まれていなく、この膜は、酸化チタンであることがわかる。この酸素領域Aで形成された金属酸化物薄膜は、後に示す温域 $300\sim600$ の範囲で形成した場合でも、以降に説明する抵抗値の変化は観測されない。

[0090]

[0091]

次に、酸素流量を1sccmとした条件γでは、図5(c)及び図5(c))に示すように、基部層141の中に微結晶粒142が分散している状態が確認される。ただし、基部層141及び金属酸化物単一層144は、ともにほぼピスマスが存在していない状態となっ

ている。以上に小した状態は、瓜族町の血及木田がするりしてめる。なお、凶ってロノ及び図5(d')は、酸素流量を1sccmとした条件で作製した膜の観察結果であるが、以降に説明するように、膜形成時の温度条件が異なる。

[0092]

ECRスパッタ法でのBi $_4$ Ti $_3$ О $_{12}$ 膜の特徴は、成膜温度にも関係する。図6は、基板温度に対する成膜速度と屈折率の変化を示したものである。この図には、図 $_4$ に示した酸素領域Aと酸素領域Cと酸素領域Dに相当する酸素流量の成膜速度と屈折率の変化が示してある。図より、温度に対して成膜速度と屈折率のともに変化することがわかる。

[0093]

まず、屈折率に注目すると、酸素領域 A、酸素領域 C、酸素領域 Dのいずれの領域に関して同様の振る舞いを示すことがわかる。具体的には、約250 C程度までの低温領域では、屈折率は約2 と小さくアモルファス的な特性を示している。300 C から600 C での中間的な温度領域では、屈折率は、約2.6 と論文などで報告されているバルクに近い値となり、 Bi $_4$ Ti $_3$ O $_{12}$ の結晶化が進んでいることがわかる。これらの数値に関しては、例之ば、山口らのジャバニーズ・ジャーナル・アプライド・フィジクス、第37-5166 (1998).) などを参考にしていただきたい。

[0094]

しかし、約600℃を超える温度領域では、屈折率が大きくなり表面モフォロジ(表面凹凸)が大きくなってしまい結晶性が変化しているものと思われる。この温度は、 Bi_4 Ti_3O_{12} のキュリー温度である675℃よりも低いが、成膜している基板表面にECR プラズマが照射されることでエネルギーが供給され、基板温度が上昇して酸素欠損などの結晶性の悪化が発生しているとすれば、上述した結果に矛盾はないものと考える。成膜速度の温度依存性についてみると、各酸素領域は、同じ傾向の振る舞いを示すことがわかる。具体的には、約200℃までは、温度と共に成膜速度が上昇する。しかし、約200℃から300℃の領域で、急激に成膜速度が低下する。

[0095]

約300℃に達すると成膜速度は600℃まで一定となる。この時の各酸素領域における成膜速度は、酸素領域Aが約1.5 nm/min、酸素領域Cが約3 nm/min、酸素領域Dが約2.5 nm/minであった。以上の結果から、Bi $_4$ Ti $_3$ O $_{12}$ の結晶膜の成膜に適した温度は、屈折率がバルクに近くなり、成膜速度が一定となる領域であり、上述の結果からは、300℃から600℃の温度領域となる。

[0096]

上述した成膜時の温度条件により、金属酸化物層の状態は変化し、図5(c)に示した状態となる酸素流量条件で、成膜温度条件を450 Cと高くすると、図5(d)及び図5(d')に示すように、Bi $_4$ Ti $_3$ O $_{12}$ の柱状結晶からなる寸法(グレインサイズ)20~40nm程度の複数の柱状結晶部 143の中に、微結晶粒 142 が観察されるようになる。この状態では、柱状結晶部 143が、図5(c)及び図5(c')に示す基部層 14 lに対応している。なお、図5に示すいずれの膜においても、XRD(X線回折法)測定では、Bi $_4$ Ti $_3$ O $_{12}$ の(117)軸のピークが観測される。また、前述した透過型電子顕微鏡の観察において、微結晶粒 142に対する電子線回折により、微結晶粒 142は、Bi $_4$ Ti $_3$ O $_{12}$ の(117)面を持つことが確認されている。

[0097]

一般に、強誘電性を示す材料では、キュリー温度以上では結晶性が保てなくなり、強誘電性が発現されなくなる。例えば、 $Bi_4Ti_3O_{12}$ などのBiとチタンと酸素とから構成される強誘電材料では、キュリー温度が6.7.5で付近である。このため、上述した温度の6.0.0でに近い温度以上になると、ECRプラズマから与えられるエネルギーも加算され、酸素欠損などが起こりやすくなるため、結晶性が悪化し、強誘電性が発現され難くなるものと考えられる。言い換えると、金属酸化物層1.0.4の形成においては、基板温度の条件を、形成している膜の屈折率が急激に大きくなって一定の値を示す温度以上で、かつ、

照的電件のスチリー皿区以上とすれば、より和明にかよいが忘が行りれることになる。天験の結果によれば、金属酸化物層104が、最も良好な強誘電性を示す上記温度条件は、 450℃であった。

[0098]

また、上述したような条件で成膜したBi $_4$ Ti $_3$ O $_{12}$ 膜は、100nm程度の厚さにすると 2 M V / c m を超える十分な電気耐圧性を示すことも確認できた。以上に説明したように、ECRスパッタを用い、図 4 や図 6 で示される範囲内で金属酸化物からなる膜を形成することにより、膜の組成と特性を制御することが可能となる。

[0099]

ところで、金属酸化物層104は、図7に示す状態も観察されている。図7に示す金属酸化物層104は、Bi $_4$ Ti $_3$ О $_{12}$ の化学量論的組成に比較して過剰なチタンを含む金属酸化物単一層144と、複数の微結晶粒142が分散している基部層141との積層構造である。図7に示す状態も、図5に示す状態と同様に、透過型電子顕微鏡の観察により確認されている。上述した各金属酸化物層の状態は、形成される下層の状態や、成膜温度、成膜時の酸素流量により変化し、例えば、金属材料からなる下地の上では、酸素流量が図3に示す β 条件の場合、基板温度条件430℃における図5(b)もしくは基板温度条件450℃における図7に示す状態となることが確認されている。

[0100]

上述したように、微結晶粒が観察される成膜条件の範囲において、基部層が非晶質の状態の場合と柱状結晶が観察される場合とが存在するが、いずれにおいても、微結晶粒の状態には変化がなく、観察される微結晶粒は、寸法が3~15 nm程度となっている。このように、微結晶粒が観察される状態の金属酸化物層において、以降に説明するように、低抵抗状態と高抵抗状態の2つの安定状態が存在し、図5(a)及び図5(a')に示す状態の薄膜では、上記2つの安定状態が得られない。

[0101]

従って、図5(b)~図5(d'),及び図7に示す状態となっている金属酸化物薄膜によれば、以降に説明するように、2つの状態が保持される機能素子を実現することが可能となる。この特性は、上述したECRスパッタにより膜を形成する場合、図4の酸素領域B,Cの条件で形成した膜に得られていることになる。また、図6に示した成膜温度条件に着目すると、上記特性は、成膜速度が低下して安定し、かつ屈折率が上昇して2.6程度に安定する範囲の温度条件で、以降に説明する特性の薄膜が形成でき、2つの状態が保持される機能素子を実現することが可能となる。

[0102]

なお、上述では、ピスマスとチタンとの2元金属からなる酸化物を例に説明したが、2つの状態が保持されるようになる特性は、少なくとも2つの金属と酸素とから構成されている他の金属酸化物薄膜においても得られるものと考えられる。少なくとも2つの金属と酸素とから構成され、いずれかの金属が化学量論的な組成に比較して少ない状態となっている層の中に、化学量論的な組成の複数の微結晶粒が分散している状態であれば、以降に説明する特性が発現するものと考えられる。

[0103]

例えば、BaTiO $_3$ 、Pb(Zr, Ti)O $_3$ 、(Pb, La)(Zr, Ti)O $_3$ 、Li TaO $_3$ 、PbNb $_3$ O $_6$ 、PbNaNb $_5$ O $_1$ 5、Cd $_2$ Nb $_2$ O $_7$ 、Pb $_2$ Nb $_2$ O $_7$ 、Bi $_4$ Ti $_3$ O $_1$ 2、(Bi, La) $_4$ Ti $_3$ O $_1$ 2、SrBi $_2$ Ta $_2$ O $_9$ などの金属酸化物薄膜であっても、いずれかの金属が化学量論的な組成に比較して少ない状態となっている層の中に、化学量論的な組成の複数の微結晶粒が分散している状態であれば、以降に説明する作用効果が得られるものと考えられる。また、例えばビスマスとチタンとの2元金属からなる酸化物の場合、金属酸化物薄膜中にランタン(La)やストロンチウム(ストロンチウム)が添加されている(La, Bi) TiOや(Sr, Bi) TiOのような状態とすることで、以降に説明するように、各抵抗値の状態を可変制御させることが可能となる。

1 0 1 0 4 1

さらに、発明者らは、上述したBi $_4$ Ti $_3$ O $_{12}$ 膜を詳細に調べることによって、次に示す新規の現象を見いだした。まず、前述したようにECRスパッタ法により形成した品質のよいBi $_4$ Ti $_3$ O $_{12}$ 膜は、膜厚50nm程度以下にすると、強誘電性が小さくなる傾向があることを見いだした。また、上記Bi $_4$ Ti $_3$ O $_{12}$ 膜は、ある程度のリーク電流が流れる膜厚で、電流電圧測定に特有のヒステリシスが現れることを見いだした。これらの知見により、これらの現象を顕著に用いることで、図 $_1$ に示す三端子素子が実現できる。言い換えると、膜中に強誘電体の微結晶粒を備えた状態の薄膜を用いることで、以降に説明するように、 $_2$ Oの状態が保持される素子が実現できる。

[0105]

次に、図1に示す三端子素子の特性について説明する。この特性調査は、ゲート電極103とドレイン電極107(ソース電極106)との間に電圧を印加することで行う。ゲート電極103とドレイン電極107との間に電源により電圧を印加し、電圧を印加したきの電流を電流計により観測すると、図8に示す結果が得られた。図8では、縦軸が、電流値を面積で除した電流密度として示している。以下、図8を説明し、あわせて本発明のメモリ動作原理を説明する。ただし、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例としている。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、及び他の条件により、他の数値が観測されることがある。

[0106]

まず、ゲート電極 103 に負の電圧が印加された状態とすると、図 8 中の(1)に示すように、-0.8 V までは流れる電流は非常に少ない。しかし、(2)に示すように、-0.8 V を超えると急に負の電流が流れる。実際には、 -15μ A を超える電流も流れているが、測定器を保護するためにこれ以上電流を流さないようにしているので、観測されていない。ここで、(1)に示す 0 V から -0.8 V の領域では、(2)に示すような電流が大きく流れないようにすると、高抵抗の状態が保持(維持)される。

[0107]

続いて、再びゲート電極 103 に負の電圧が印加された状態とすると、(3)に示すように、-0.5 V程度で-10 μ A以上の負の電流が流れる軌跡を示す。さらに続いて、ゲート電極 103 に負の電圧が印加された状態とすると、やはり(3)に示すように-0.5 V程度で-10 μ A以上の電流が流れる。しかし、今度は、ゲート電極 103 に正の電圧が印加された状態とすると、(4)に示すように、+0.2 V程度まで正の電流が流れ、最大 3 μ Aになる。ここで、電圧の絶対値を小さくしていくと、(4)に示す軌跡を通る。

[0108]

[0109]

例えば、(2)に示すように-0.8V以上の電圧がゲート電極103に印加され、急激な電流が流れる状態とすると、(3)のような電流が流れやすくなる低抵抗の状態になる。この状態も、ゲート電極103に負の電圧が印加されている間は維持される。(3)に示す状態を「負の低抵抗モード」と呼ぶことにする。

[0110]

しかし、パート電機103 に止い電圧が中加されると、 (4) にかりよりに、止いりつ 0.2 Vの電圧領域で、電流が流れる低抵抗の状態になる。ここでも、0 から 0.2 Vの間で正の電圧がゲート電極 1 0 3 に印加されている間、この状態が維持されるので、 (4) に示す状態を「正の低抵抗モード」と呼ぶことにする。

$[0\ 1\ 1\ 1\]$

さらに、0.2V以上の正の電圧がゲート電極103に印加されると、(5)に示すように電流が流れなくなり、高抵抗な状態に移行する。この状態になると、(6)に示すように、正の $0\sim0.2V$ の電圧領域でゲート電極103に電圧が印加されている間、電流値が高抵抗の状態が維持される。この(6)に示される状態を、「正の高抵抗モード」と呼ぶことにする。

[0112]

以上より、金属酸化物層104を用いた素子では、「正の高抵抗モード」、「正の低抵抗モード」、「負の高抵抗モード」、「負の低抵抗モード」の見かけ上4つのモードが安定して存在することになる。詳細に調べると、「正の高抵抗モード」と「負の高抵抗モード」は、同じ高抵抗の状態を示す「低抵抗モード」であり、「正の低抵抗モード」と「負が存在していることが判明した。つまり、「高抵抗モード」の状態にあるとき、一0.8V以上の電圧を印から十0.8Vの電圧領域で「高抵抗モード」が維持される。一0.8V以上の電圧を印かすることで置移した「低抵抗モード」の状態にあるときは、一0.5Vから十0.2Vの電圧領域で「低抵抗モード」が維持される。これらの2つの「高抵抗モード」と「低抵抗モード」をが切り替わることになる。これらは、「負の高抵抗モード」及び「負の抵抗モード」の負の抵抗モードについても、同様である。

[0113]

また、各「負のモード」の実際の電流値は、-0.5 V 印加時に、「負の高抵抗モード」で-5 X 10^{-8} A であり、「負の低抵抗モード」で-1 X 10^{-5} A であることから、各々の比は、200 倍にも達する。このことは、容易なモードの識別を可能にするものである。発明者らは、印加する電圧の向きと強さにより、金属酸化物層 104 の抵抗値が劇的に変化することで、上述した現象が発現するものと推定している。

[0114]

また、金属酸化物層 104 とゲート電極 103 との間に備えた絶縁層 105 により、絶縁層 105 の持つバンド構造から、キャリアの制御が可能である。具体的には、例えば、五酸化タンタルは、バンドギャップは 4.5 e V程度であるが、フェルミレベルからのエネルギー差を見た場合、伝導帯には 1.2 e V程度、価電子帯には 2.3 e Vと価電子帯側にバリアが高いことが知られている。従って、価電子帯のホール(正孔)に対してはバリア性が高いが、伝導帯のエレクトロン(電子)に対してはバリア性が低いと言うことになる。詳しくは、「ウィルクらのジャーナル・オブ・アプライド・フィジクス、第87号、484 (2000). 」を参考にされたい。

[0115]

上述した特性から、例えば五酸化タンタル膜を、電極と金属酸化物層との間の絶縁層に用いた場合、電子は流れやすく、正孔は流れにくいという現象が期待できる。実際に、図8に示すように、ドレイン電極107からゲート電極103に正の電圧を印加したときと、負の電圧を印加したときでは、流れる電流の値が大きく異なっている。このことは、金属酸化物層104の状態の判別を行う場合に、信号・ノイズ比(S/N比)を向上させ、状態の判別を容易にする効果が非常に大きい。これは、絶縁層105を用いた効果である

[0116]

上述した図8に示す「低抵抗モード」と「高抵抗モード」のモードをメモリ動作として 応用することで、図1に示す素子が、不揮発性で非破壊の三端子素子として使用できるこ とを見いだした。具体的には、まず、ソース・ドレイン間の電流が流れにくくなるオフ状 窓は、凹 0 ツ (* / 人は (3 / に か y ま / に、 / ー r 電 図 1 0 3 に 止 ツ 電 圧 を 印 加 し く r レ イン 電 極 1 0 7 に 負 の 電 圧 が 印 加 さ れ た 状 態 と し 、 「 低 抵 抗 モ ー ド 」 か ら 「 高 抵 抗 モ ー ド 」 に モ ー ド 変 更 す る こ と に よ り 行 え ば よ い 。

[0117]

また、ソース・ドレイン間の電流が流れやすくなるオン状態への移行は、図8の(2)に示すように、ゲート電極103に負の電圧を印加してドレイン電極107に正の電圧が1・1V以上印加されて電流が急激に流れるようにすることで行えばよい。このことで、「高抵抗モード」から「低抵抗モード」にモード変換し、オン状態に遷移する。これらのように、ゲート電極103(ドレイン電極107)への電圧印加により、「高抵抗モード」か「低抵抗モード」にすることにより、オフ状態とオン状態とを切り替えることが可能である。

[0118]

一方、以上のようにして制御されたソース・ドレイン間のオン/オフの状態は、ソース・ドレイン間に、 $0 \sim 1$. $0 \lor 0$ の適当な電圧を印加したときの電流値を読み取ることで容易に認識することができる。例えば、図1に示す三端子素子のモード状態が、「オフ」言い換えると「高抵抗モード」である場合、図8 の(1)に示すように $0 \sim 1$. $0 \lor 0$ の適当な電圧印加時に電流が流れ難いことにより判断できる。

[0119]

また、図1に示す素子のモード状態が、「オン」言い換えると「低抵抗モード」である場合、図8の(2)に示すのように、 $0\sim0$. 8 Vの適当な電圧印加時に電流が、ソース・ドレイン間に急激に流れることにより判断できる。「正の高抵抗モード」と「正の低抵抗モード」、つまり、「オフ」と「オン」の状態の電流値は、5000倍以上もあることから、「オフ」と「オン」の判断が、容易に可能である。同様に、負の電圧領域においても、 $0\sim-0$. 2 Vの電圧範囲で「オン」と「オフ」の判断が可能である。

[0120]

上述した三端子素子のオンオフの状態は、図1に示す素子が「高抵抗モード」か「低抵抗モード」かを調べるだけで容易に識別できる。言い換えれば、図1に示す三端子素子が、上記2つのモードを保持できている間は、データが保持されている状態である。さらに、どちらかのモードかを調べるために、電極に電圧を印加しても、保持しているモードを変化することなくデータが破壊されてしまうことはない。従って、図1に示す三端子素子によれば、非破壊の動作が可能である。図1に示す三端子素子は、金属酸化物層104が、ゲート電極103とドレイン電極107(もしくはソース電極106)との間に印加された電圧により抵抗値が変化することにより、ソース・ドレイン間のオンオフを制御する三端子素子素子として機能するものである。なお、本素子は、電流を制御する素子として機能するものである。なお、本素子は、電流を制御する素子としても用いることができる。

[0121]

なお、ソース電極 106 がオープンとされた状態でも、ゲート電圧の印加により、オン状態とオフ状態とを制御することが可能である。ただし、ソース電極 106 がオープンとされた状態では、ゲート電圧を印加してオフ状態としても、読み出し電圧を大きくすると、ある程度ソース・ドレイン間に電流が流れるようになる。ソース電極 106 がオープンとされた状態でゲート電圧を印加する場合、印加された電圧はドレイン電極 107 の下颌領域により選択的に作用するため、上述したように、高い読み出し電圧では、ある程度ソース・ドレイン電流が流れるようになるものと考えられる。従って、ソース・ドレイン電流 107 のでの領域の金属酸化物層 104 ーゲート電極 103 ードレイン電極 107 の下の領域の金属酸化物層 104 ードレイン電極 107 の経路を通り流れるものと考えられる。

[0122]

図1に示す三端子素子を動作させるための電圧は、「正の低抵抗モード」にするための ゲート電圧印加時に最大になるが、図8に示すように、1.1V程度であり、非常に消費 電力が小さい。消費電力が小さいと言うことは、デバイスにとって非常に有利になり、例 たは、19判1年世間は66, リンノルの円域66, リンノル取ぼは66を知の、ノードノコノのハーソナルコンピュータ、パーソナル・デジタル・アプライアンス (PDA) のみならず、全ての電子計算機、パーソナルコンピュータ、ワークステーション、オフィスコンピュータ、大型計算機や、通信ユニット、複合機などの三端子素子を用いている機器の消費電力を下げることが可能となる。

[0123]

図1に示す三端子素子におけるオンオフいずれかの状態が保持される時間について、図9に示す。ドレイン電極107からゲート電極103にかけて負の電圧が印加されて図8に示す「負の高抵抗状態」つまり「高抵抗モード」にされた後に、ドレイン電極107からゲート電極103にかけて1.1 V以上の電圧を印加することで、「正の低抵抗状態」(「低抵抗モード」)、つまり、「オン」状態とする。この後、一定時間ごとにドレイン電極107からゲート電極103にかけて+0.5 Vが印加される状態として、電圧が印加された後、ソース・ドレイン間に観測される電流値を観測する。この観察結果が、図9である。

[0124]

観測された電流は、約10分が最大となり、この後、緩やかに1000分まで小さくなっている。しかし、この時の電流値は、最大値の86%であり、データの判別には問題ない値である。また、図9に示す10年に相当する10, 000, 000分に外挿される線より、10年後の電流値は、最大値の66%(3分の2)程度に相当し、データの判別は可能であることが予想される。以上に示したことにより、図1に示す三端子素子では、オンもしくはオフのいずれかの状態が、10年保持することが可能である。

[0125]

ところで、上述した本発明の例では、シリコンからなる基板上の絶縁層、絶縁層上のゲート電極の層、ゲート電極の上の金属酸化物層の各々をECRスパッタ法で形成するようにした。しかしながら、これら各層の形成方法は、ECRスパッタ法に限定するものではない。例えば、シリコン基板の上に形成する絶縁層は、熱酸化法や化学気相法(CVD法)、また、従来のスパッタ法などで形成しても良い。

[0126]

また、ゲート電極の層は、EB蒸着法、CVD法、MBE法、IBD法などの他の成膜方法で形成しても良い。また、金属酸化物層も、上記で説明したMOD法や従来よりあるスパッタ法、PLD法、MOCVD法などで形成することができる。ただし、ECRスパッタ法を用いることで、平坦で良好な絶縁膜、金属膜、金属酸化物膜が容易に得られる。

[0127]

また、上述した実施の形態では、各層を形成した後、一旦大気に取り出していたが、各々のECRスパッタを実現する処理室を、真空搬送室で連結させた装置を用いることで、大気に取り出すことなく、連続的な処理により各層を形成してもよい。これらのことにより、処理対象の基板を真空中で搬送できるようになり、水分付着などの外乱の影響を受け難くなり、膜質と界面の特性の向上につながる。

[0128]

特許文献7に示されているように、各層を形成した後、形成した層の表面にECRプラズマを照射し、特性を改善するようにしてもよい。また、各層を形成した後に、水素雰囲気中などの適当なガス雰囲気中で、形成した層をアニール(加熱処理)し、各層の特性を大きく改善するようにしてもよい。

[0129]

本発明の基本的な思想は、図1に示すように、金属酸化物層に絶縁層を接して配置し、これらをゲート電極とソース・ドレイン電極で挾むようにしたところにある。このような構成とすることで、ゲート電極に所定の電圧(DC,バルス)を印加して金属酸化物層の抵抗値を変化させ、安定な高抵抗モードと低抵抗モードを切り替え、結果として三端子素子としての動作が実現可能となる。

[0130]

につく、門とは、凶10に門小りのように、配移間102の上にノーへ電型110次のドレイン電極117が形成され、ソース電極116及びドレイン電極117が、金属酸化物層104に覆われ、金属酸化物層104の上に絶縁層115を介してゲート電極113が形成された状態としてもよい。また、図11(a)、図11(b)に示すように、絶縁性基板101aを用いるようにしてもよい。この場合、図1における絶縁層102はなくてもよい。また、導電性を有する基板を用い、この上に、図1に示す絶縁層105、金属酸化物層104、ソース電極106、ドレイン電極107の構成を配置するようにしてもよい。この場合、基板がゲート電極を兼用することになる。導電性基板として熱伝導性の高い金属基板を用いれば、より高い冷却効果が得られ、素子の安定動作が期待できる。

[0131]

また、ガラスや石英などの絶縁性基板を用いるようにしてもよい。これらの構造とすることによって、加工しやすいガラス基板などへの適用が可能となる。また、金属酸化物層104は、波長632.8nmで測定したときの屈折率が2.6程度で光学的に透明であるため、透明な基板を用いることで、本実施の形態における三端子素子のディスプレイへの応用が可能となる。また、金属酸化物層104を、10~200nmの間で干渉色を発する厚さに形成することで、着色した状態の視覚効果が得られる。

[0132]

なお、金属酸化物層は、膜厚が厚くなるほど電流が流れ難くなり抵抗が大きくなる。抵抗値の変化を利用して三端子素子を実現する場合、オン状態とオフ状態の各々の抵抗値が問題となる。例えば、金属酸化物層の膜厚が厚くなると、オン状態の抵抗値が大きくなり、S/N比がとり難くなる。一方、金属酸化物層の膜厚が薄くなり、リーク電流が支配的になると、メモリ情報が保持し難くなると共に、オフ状態の抵抗値が大きくなり、S/N比がとり難くなる。

[0133]

従って、金属酸化物層は、適宜最適な厚さとした方がよい。例えば、リーク電流の問題を考慮すれば、金属酸化物層は、最低 $10\,\mathrm{nm}$ の膜厚があればよい。また、オン状態における抵抗値を考慮すれば、金属酸化物層は $200\,\mathrm{nm}$ より薄くした方がよい。発明者らの実験の結果、金属酸化物層の厚さが $30\sim100\,\mathrm{nm}$ であれば、図 1に示す構成の三端子素子の動作が確認され、最も良好な状態は、金属酸化物層の厚さを $50\,\mathrm{nm}$ としたときに得られた。

[0134]

同様に、金属酸化物層の下の絶縁層においても、より好適な膜厚が存在する。この膜厚について、A1ターゲット,Si ターゲット,Ta ターゲットを用いたECR スパッタ法により、各々A1 2O 3 膜,Si O 2 膜,Ta 2O 5 膜をシリコン基板の上に形成した場合を例に説明する。上記各膜が、所定の膜厚に形成された状態とし、各々の膜の上にA1 からなる上部電極が形成された状態とし、シリコン基板と上部電極との間に電圧を印加したときの電流電圧測定を行い、各々の薄膜における-1 V で観察される電流密度を観察する。これらの電流密度の結果は、図12 に示すようになる。

[0135]

図12に示すように、絶縁層を構成する材料により電流密度が異なり、膜厚が薄いほとリーク電流が多く流れて電流密度が大きくなる。一方、膜厚が厚くなると、電流密度は小さくなる。これは、膜厚があまり薄いと、絶縁層としての特性が得られず、膜厚が厚い場合、強誘電体膜に印加される電圧が小さくなり、S/N比がとりにくくなり、オンオフの状態が判断しにくくなることを示している。従って、絶縁層は、金属酸化物層との組み合わせにおいて、適宜最適な厚さとした方がよい。

[0136]

例えば、リーク電流の問題を考慮すれば、 $A \ 1_2 O_3$ 膜, $S \ i \ O_2$ 膜を用いる場合は、膜厚が $1 \sim 3$ n m 程度がよい。 $T \ a_2 O_5$ 膜の場合は、3 n m 以上の膜厚があればよい。一方、抵抗値の大きさの問題を考慮すれば、絶縁層は 2 0 n m より厚くした方がよい。発明者らの実験の結果、 $S \ i \ O_2$ と $T \ a_2 O_5$ から構成された絶縁層の場合、膜厚が $3 \sim 5$ n m で

の4には、別处しにオンオノソ判けが唯砂で4にに。

[0137]

次に、絶縁層105を、五酸化タンタルと二酸化シリコンとの膜厚が5nmの多層膜から構成することについて説明する。なお、以下では、絶縁層105が、五酸化タンタル膜、二酸化シリコン膜、五酸化タンタル膜の順に積層された3層構造の場合について説明する。発明者らは、初期の実験段階では、金属酸化物層104を、洗浄したシリコン基板の上に形成していた。この実験結果を詳細に検討した結果、シリコン基板と上記金属酸化物層との間に界面層が形成されることが観察された。

[0138]

上記観察結果について示すと、前述したECRスパッタ法により、基板温度を420 ℃とした状態で、シリコン基板の上にピスマスとチタンとを含む金属酸化物層を形成し、この断面の状態を透過型電子顕微鏡により観察すると、図13 に模式的に示すような状態が観察された。図13 に示すように、シリコンからなる基板101 の上に、酸化シリコン層121 とBi とTi とSi とを含む酸化物からなる酸化物層122 との界面層を介し、金属酸化物層104 が形成された状態が観察される。

[0139]

このように、シリコン基板の上に金属酸化物層104が形成された状態とすると、これらの界面に、上述したような2種類の酸化物層が形成されてしまう。なお、BiとTiとSiとを含む酸化物の層は、意図的に形成された酸化シリコン層の上に金属酸化物層104が形成された状態とする場合にも、界面に観察される。これらの界面に形成される層で、酸化シリコン層121は、比誘電率が3.8と小さいことが予想され、金属酸化物層104に電圧を印加した場合、より多くの電圧が酸化シリコン層121に印加されるようになり、金属酸化物層104に電圧が分配されない状態が予想される。また、酸化物層122は、界面制御性を要求される場合に問題となる。これらのことから、金属酸化物層104を形成する場合、シリコンとの反応を抑制し、比誘電率の小さい酸化シリコンが形成されないようにすることがよりよい状態が得られるものと考えられる。

[0140]

次に、下層に設けられたルテニウムなどの金属層の上に、直接、金属酸化物層 104を形成する場合について考察する。よく知られているように、ルテニウムは酸化物を形成する。従って、ルテニウムからなる金属層の上に強誘電体の層を形成する場合、金属層の表面が酸化されてモフォロジが低下することが予想される。

$[0 \ 1 \ 4 \ 1]$

例えば、シリコン基板の上に熱酸化法により二酸化シリコン層が形成された状態とし、この上に、前述したECRスパッタ法により、膜厚20nm程度のルテニウム電極層が形成された状態とし、この上に、基板温度を450℃とした状態で、ビスマスとチタンとを含む金属酸化物層を形成し、この断面の状態を透過型電子顕微鏡により観察すると、図14に示すような状態が観察された。図14に示す電子顕微鏡写真の状態を模式的に図15に示している。

[0142]

図15に示すように、二酸化シリコン層102aの上にルテニウムからなるゲート電極103が形成され、この上に、BiとTiとRuとを含む酸化物からなる界面層123を介し、金属酸化物層104が形成された状態が観察される。界面層123は、EDS(エネルギー分散型X線分光)測定により、RuとTiとBiとを含む酸化物であることが確認されている。また、金属酸化物層104の表面が、界面層123の影響を受け、10n mから20n mのモフォロジが存在していることが判明している。従って、金属酸化物層104は、金属層の上に直接形成しない方がよりよい状態が得られることがわかる。

[0143]

以上の実験及び観察の結果より、発明者らは、二酸化シリコンの層を五酸化タンタルの層で挾んだ多層構造の絶縁層に着目した。五酸化タンタルの層がゲート電極103及び金属酸化物層104に接触した状態とすることで、まず、ゲート電極103の界面における

取にかり止くさるようになる。また、並内取に初増10年との介囲におりる区心による介面層の形成が抑制できるようになる。また、二酸化シリコン層を備えることで、絶縁性が確保できるようになる。従って、ゲート電極103及び金属酸化物層104との界面に界面層が形成されない材料であれば、五酸化タンタルの代わりに用いることが可能である。なお、二酸化シリコンの層は、必ずしも必要ではなく、必要な絶縁性の状態によっては、五酸化タンタルの層のみでもよい。

[0144]

次に、五酸化タンタルの層から構成した絶縁層(絶縁層105)を用いた三端子素子の特性について説明する。まず、シリコン基板の上に熱酸化法により二酸化シリコン層が形成された状態とし、この上に、前述したECRスパッタ法により、膜厚20nm程度のルテニウム電極層が形成された状態とする。ついで、形成したルテニウム電極層の上に、五酸化タンタル層,二酸化シリコン層,五酸化タンタル層の順に積層して膜厚5nm程度とした絶縁層が形成された状態とする。これらの各層は、図3(c)を用いて説明したECRスパッタ法により形成する。

[0145]

上述したルテニウム電極層の上に絶縁層が形成された断面の状態を透過型電子顕微鏡で観察すると、結晶の状態のルテニウム電極層の上に、5nmという極めて薄い膜の状態で、非晶質の五酸化タンタル層,二酸化シリコン層,五酸化タンタル層が見られた。また、各層の界面は、界面層が見られず、非常に平坦に形成されていることが確認された。

[0146]

次に、上述した積層構造の絶縁層における電気的特性の調査結果について説明する。電気的の特性は、次に示す(a),(b),(c),(d)の4つのサンブルを作製して調査した。まず、サンブル(a)は、洗浄したp形シリコン基板の上に、五酸化タンタル層の順に積層された膜厚3nm程度の絶縁層が形成されているものである。また、サンブル(b)は、洗浄したp形シリコン基板の上に、二酸化シリコン層,五酸化タンタル層,二酸化シリコン層の順に積層された膜厚3nm程度の絶縁層が形成されているものである。また、サンブル(c)は、洗浄したp形シリコン基板の上に、二酸化シリコンからなる膜厚3nm程度の絶縁層が形成されているものである。また、サンブル(d)は、洗浄したp形シリコン基板の上に、五酸化タンタルからなる膜厚3nm程度の絶縁層が形成されているものである。

[0147]

また、各サンプルにおいて、絶縁層の上には、アルミニウムから構成された上部電極が形成された状態とし、シリコン基板と上部電極との間に、所定の電圧を印加して電流密度を測定する。上部電極に負の電圧が印加された状態とし、シリコン基板が半導体の蓄積状態とされた状態とすることで、絶縁層にのみ電圧が印加される状態とする。

[0148]

上述した各サンプルを用いた測定の結果を図16に示す。図16の(c)に示されているように、二酸化シリコンからなる絶縁層は、絶縁性が高いことがわかる。これに対し、(d)に示すように、五酸化タンタルからなる絶縁層は、絶縁性が低く、僅かな印加電圧で大きな電流密度となっている。また、サンブル(a)及びサンブル(b)は、サンプル(c)とサンプル(d)の中間的な特性となる。これらの結果から明らかなように、二酸化シリコンの層を五酸化タンタルの層で挾んだ多層構造の絶縁層は、五酸化タンタル単独の絶縁層に比較し、より高い絶縁性が得られている。

[0149]

次に、二酸化シリコンの層を五酸化タンタルの層で挾んだ多層構造の絶縁層を用いた、 図1に示す構成と同様の三端子素子の観察結果について説明する。観察に用いた素子の形成について簡単に説明すると、まず、シリコン基板の上に熱酸化法により二酸化シリコン層が形成された状態とし、この上に、前述したECRスパッタ法により、膜厚20nm程度のルテニウム電極層が形成された状態とする。ついで、ルテニウム電極層の上に、前述したように、五酸化タンタル層,二酸化シリコン層,五酸化タンタル層の順に積層された 账序のIIII住区の配移間が形成でれたが窓にする。のに、至版皿及がするして、酸系皿里がlsccmの条件で、上記絶縁層の上にピスマスとチタンとを含む膜厚40nm程度の金属酸化物層が形成された状態とする。

[0150]

上述したように形成した素子の断面を、透過型電子顕微鏡で観察した結果を図17に示し、この状態を模式的に図18に示す。観察の結果、ルテニウムから構成されたゲート電極103の上に、五酸化タンタル層124,二酸化シリコン層125,五酸化タンタル層126の順に積層された絶縁層105が形成され、絶縁層105の上に金属酸化物層104が形成された状態が見られた。各層の間の界面には、界面層は見られず、また、各層の界面はnmオーダで平坦な状態である。このように、図1に示す三端子素子を構成する場合、二酸化シリコンの層を五酸化タンタルの層で挾んだ多層構造の絶縁層を用いることで、酸化予想後反応による界面層の形成が抑制され、強誘電体層の表面モフォロジが改善されるようになる。

[0151]

次に、本発明の三端子素子の他の形態について説明する。上述では、1つの強誘電体素子を例にして説明したが、以降に説明するように、複数の三端子素子をクロスポイント型に配列させて集積させるようにしてもよい。例えば、図19(a)の断面図及び図19(b)の平面図に示す例では、基板301の上に絶縁層302を介してゲート電極となってがった島状の絶縁層305を及び金属酸化物層304が配置され、これらの上に、所定の間隔で配列された島状の絶縁層305を及び金属酸化物層304が配置され、各金属酸化物層304の上には、複数のソースをでは、フード線303と垂直な方向に配列されているソース電極306に共通してブレート線316が接続され、配列されているドレイン電極307に共通してビット線317がある続きれている。このように、本実施の形態における三端子素子は、高集積化が可能であれている。このように、本実施の形態における三端子素子は、高集積化が可能である。また、図19では、各の中にはビット線間の干渉を軽減するため、各素子の部分毎に金属酸化物層304を各々離間させて配置しているが、これに限るものではなく、金属酸化物層が一体に形成されていてもよい。

[0152]

ところで、金属酸化物層 1 0 4 における抵抗値の変化は、電流により制御することも可能である。金属酸化物層 1 0 4 に所定の電圧が印加された状態として一定の電流を流した直後に、ドレイン電極 1 0 7 とゲート電極 1 0 3 との間に所定の電圧(例えば 1 0 . 5 1 0 を印加すると電流値が変化する。

[0153]

例えば、上記電極間に、 1×10^{-9} Aから 1×10^{-6} A未満の電流を流した後は電流値が小さく高抵抗状態である。これに対し、上記電極間に 1×10^{-6} A以上の電流を流した後は、流れる電流値が大きくなり(例えば0.7 mA)低抵抗状態へと変化する。このことから明らかなように、金属酸化物層104 における抵抗変化は、金属酸化物層104 に流れた電流によっても変化し、高抵抗状態と低抵抗状態との2 つの抵抗値が存在する。従って、図1 に示す三端子素子は、電圧によりオンオフを制御することが可能であるとともに、電流によりオンオフを制御することも可能である。

[0154]

また、パルス電圧により、金属酸化物層 104 の抵抗変化を制御できる。例えば、初期状態では金属酸化物層 104 が高抵抗状態の図 1 に示す素子に対し、図 20 に示すように、まず、ゲート電極 103 (正電極側)とドレイン電極 107 (負電極側)との間に、負のパルス電圧(例えば 100

[0155]

上述した各パルス電圧の印加を繰り返し、各パルス電圧印加の後に測定した電流値は、 図21に示すように変化する。図21に示すように、初期状態では高抵抗状態であるが、 日のハルへ電圧を印加した収は、 四四加水池に移口する。 ついて、この水池に、止のハルス電圧を複数回印加することで、高抵抗状態となり、正電圧パルス及び負電圧パルスを印加することで、金属酸化物層 1 0 4 の抵抗値が変化する。従って、例えば、正電圧パルス及び負電圧パルスを印加することで、図 1 の三端子素子を、「オン」の状態から「オフ」の状態へ変化させ、また、「オフ」の状態から「オン」の状態へ変化させることが可能である。

[0156]

金属酸化物層 104 の抵抗状態を変化させることができる電圧バルスの電圧と時間は、状況により変化させることができる。例えば、+5 Vで 10μ s, 4 回の電圧バルスを印加して高抵抗状態とした後、-4 Vで 1μ sの短いバルスを 10 回印加することで、低抵抗状態へと変化させることができる。また、この状態に、+5 Vで 1μ sの短いバルスを 100 回印加することで、高抵抗状態へと変化させることも可能である。さらに、この状態に、-3 Vと低い電圧として 100μ s のバルスを 100 回印加することで、低抵抗状態へと変化させることも可能である。

[0157]

次に、図1に示す三端子素子を、パルス電圧の印加により制御する場合について説明する。例えば、図22のシーケンスに示すように、ゲート電極103に負のパルスと正のパルスとを交互に印加することで、ソース電極106とゲート電極103との間の抵抗モード及びドレイン電極107とゲート電極103との間の抵抗モードが変化し、これに対応し、ソース電極106とドレイン電極107との間に流れる電流のオン状態とオフ状態とを、交互に切り替えることができる。

[0158]

また、本実施の形態における金属酸化物層 104 を用いた図 1 に示す三端子素子によれば、ゲート電極 103 とドレイン電極 107 (ソース電極 106)との間に直流電圧を印加したときの電流一電圧特性が、図 23 に示すように、正側の印加電圧を変化させることで異なる低抵抗状態に変化する。これら各々の状態に対応し、ソース・ドレイン間に流れる電流値に 3 つの状態(3 値)が実現できる。この場合、例えば、読み出し電圧を 0.5 V程度とすることで、ソース・ドレイン間に流れる電流値に 3 値の状態を設定することが実現できる。なお、各状態に遷移させる前には、-2 Vの電圧をゲート電極 103 印加して高抵抗状態に戻している(リセット)。

[0159]

ところで、一般にBi $_4$ Ti $_3$ O $_{12}$ の結晶は、ペロブスカイト型ピスマス積層構造の強誘電体であるが、膜厚を $_4$ Onm以下と薄層化した場合、リーク電流が多く流れるようになるために明確な強誘電性が観測されないことが知られている。Bi $_4$ Ti $_3$ O $_{12}$ から構成された図 $_5$ 及び図 $_7$ に例示する構成の金属酸化物層(金属酸化物薄膜)においても、膜厚が $_4$ Onm以下になると電流が多く流れるようになり(測定値)、明確な強誘電性が観測されない。これに対し、図 $_1$ に示す三端子素子を構成している金属酸化物層 $_1$ O $_4$ は、膜厚が $_4$ Onmを超えて厚くなると、成膜直後の状態で、流れる電流(測定値)が小さくなり、僅かに強誘電性が観測されるようになる。

[0160]

[0161]

この状態から、印加している電圧を順次小さくしていくと、初期値からの電流電圧特性とは異なり、電流が流れない傾向の特性をとるようになる。例えば、電圧を低下させる場

[0162]

以上に説明したように、強誘電体は、正の電圧印加・負の電圧印加により電流電圧特性が異なる、ヒステリシスを持っている。これは、静電緩和からくるヒステリシスとしてよく知られている。しかしながら、このヒステリシスは、時間の経過により30秒程度ですぐに緩和して消滅してしまう。このため長時間のデータ保持を可能とする特性は得られず、不揮発性のトランジスタ(三端子素子)として利用することができない。

[0163]

また、一般的に耐圧が高い絶縁膜や強誘電体膜においては、5 Vを超える高い電圧を印加することで、膜が絶縁破壊(ブレイクダウン)することも知られている。例えば、耐圧が高い強誘電体からなる例えば膜厚200 n m以上の強誘電体薄膜に、高い電圧を印加した場合について以下に示す。図25 に示すように、+15 V まで印加しても、 10^{-9} A程度の微少な電流しか流れないが、これ以上の電圧を印加すると急激に電流が流れるようになり、薄膜自体が破損する絶縁破壊を引き起こす。このように絶縁破壊した薄膜は、これ以降常に大きな電流が流れる状態となり、2 つ以上の抵抗値を持つ状態は得られない。

[0164]

以上に説明した強誘電体における特性に対し、図5,図7に例示したように、「Bi $_4$ Ti $_3$ O $_{12}$ の化学量論的組成に比較して過剰なチタンを含む層からなる基部層の中に、粒径 $3\sim15$ nm程度の複数のBi $_4$ Ti $_3$ O $_{12}$ の微結晶粒が分散している金属酸化物薄膜」は、膜厚 $_4$ Onm程度の状態では、図 $_2$ Oに示すような電流電圧特性を示す。まず、図 $_3$ を用いて説明したように、ECRスパッタ法により金属酸化物層 $_1$ O4を形成し、図 $_3$ Ce)に示すような素子を形成した初期の段階では、 $_1$ O $_1$ O $_2$ A程度の微少な電流しか流れない高い電気耐圧を示す状態となっている。

[0165]

さらに、+15 V以上の電圧を印加すると、図25に示した特性と同様に、急激に電流が流れるようになる。しかしながら、金属酸化物層104 では、高電圧を印加して電流が流れる状態となった後に負の電圧を印加すると、 -10^{-2} A程度の電流が流れるが、印加する負の電圧を-2 V程度とすると、急に電流が流れない高抵抗の状態となる。この後、この状態から正の電圧を印加すると、正の高抵抗状態の電流電圧特性となり、+2.5 V程度で急激に電流値が大きくなり、正の低抵抗状態となる。これは、図8に示す特性と同様である。

[0166]

以上に説明したように、本実施の形態の金属酸化物薄膜は、40nm程度以上の膜厚においては、電気耐圧の大きい成膜初期状態において、+15V程度の高い電圧を印加することで、図8に示すような、特徴的な電流電圧特性が発現されるようになる。このように、成膜初期状態から抵抗変化特性を示す状態に変化させる初期処理を、電気的初期化(Electrical Orientation: EO)処理と呼ぶこととする。金属酸化物層104は、膜厚が厚く電気的な耐圧が高い状態で成膜した状態では、EO処理をすることで、前述した各特性を示すようになり、図1に示す三端子素子の動作を実現することが可能となる。

[0167]

上述したEO処理は、10Vを超える電圧を素子に印加することになるため、例えば、 半導体素子と集積して図1に示す三端子素子を形成している状態でEO処理をする場合、 半導体素子を破壊する場合がある。これを抑制するために、ECRプラズマを用いてEO 処理を行うようにしてもよい。例えば、ECRプラズマ装置では、発散磁界によりプラズ

[0168]

このエネルギー分布は、発散磁界の発散度により数 $e\ V$ から数 $1\ 0\ e\ V$ の間で制御可能であり、中心と周辺との間で数ポルトから数 $+\ V$ の電位差を発生させることができる。従って、図 1 に示す三端子素子において、ゲート電極 $1\ 0\ 3$ に接続する配線の一端をブラズマ流の周辺部に晒し、ソース電極 $1\ 0\ 6$ 及びドレイン電極 $1\ 0\ 7$ がプラズマ流中の中央部に晒される状態とすれば、プラズマ流中の分布から発生する電位差で、 $E\ O$ 処理に必要な電圧を金属酸化物層 $1\ 0\ 4$ に印加することが可能となる。例えば、 $A\ r$ を主成分とするプラズマを発生させて素子に照射することで、 $1\ P$ から数 $1\ P$ やいう短い時間で $1\ P$ の処理をすることが可能である。

[0169]

また、上述したようにプラズマを利用することで、図27に模式的に示すように、複数の三端子素子に対して、同時にEO処理をすることも可能である。図27では、図25(a)に示した、複数の三端子素子が配列して集積された装置に対し、ECRプラズマ流を照射することで、EO処理を行う状態を示している。ECRプラズマ流の分布から発生する電位差を、複数個の素子のEO処理に必要な電位差を超える値に制御することで、装置に集積されている複数の素子に対してEO処理をすることが可能となる。

【図面の簡単な説明】

[0170]

- 【図1】本発明の実施の形態における三端子素子の構成例を概略的に示す模式的な断面図(a),(b)及び部分断面図(c)である。
 - 【図2】ECRスパッタ装置の構成例を模式的な断面で示す構成図である。
- 【図3】図1に示した三端子素子の製造方法例について説明する工程図である。
- 【図4】 ECRスパッタ法を用いて $Bi_4Ti_3O_{12}$ を成膜した場合の、導入した酸素流量に対する成膜速度の変化を示した特性図である。
- 【図5】作製したビスマスとチタンと酸素とを含む薄膜の断面を透過型電子顕微鏡で観察した結果を示す顕微鏡写真と説明図である。
 - 【図6】基板温度に対する成膜速度と屈折率の変化を示した特性図である。
- 【図7】作製したビスマスとチタンと酸素とを含む薄膜の断面を透過型電子顕微鏡で観察した結果を示す説明図である。
- 【図8】ゲート電極103に印加する電圧(ゲート電圧)をゼロから負の方向に減少させた後にゼロに戻し、さらに正の方向に増加させ、最後に再びゼロに戻したときに金属酸化物層104(ソース・ドレイン間)を流れる電流値が描くヒステリシスの状態を示す特性図である。
- 【図9】図1に示した三端子素子におけるオン及びオフの各状態保持特性について示す特性図である。
- 【図10】本発明の実施の形態における三端子素子の他の構成例を概略的に示す模式的な断面図である。
- 【図11】本発明の実施の形態における三端子素子の他の構成例を概略的に示す模式的な断面図である。
- 【図12】金属酸化物層104の下の絶縁層105を構成する材料及び膜厚と電流密度との関係を示す特性図である。
- 【図13】シリコン基板の上に形成されたピスマスとチタンとを含む金属酸化物層の断面状態を透過型電子顕微鏡により観察した結果を模式的に示す断面図である。
- 【図14】ルテニウム電極層の上に形成されたビスマスとチタンとを含む金属酸化物層の断面状態を透過型電子顕微鏡により観察した結果を示す顕微鏡写真である。
- 【図15】ルテニウム電極層の上に形成されたビスマスとチタンとを含む金属酸化物層の断面状態を透過型電子顕微鏡により観察した結果を模式的に示す断面図である。

【凶Ⅰ∪】傾消冊坦∨稅隊消にわりる电X的付注を小り付注過しめる。

【図17】ルテニウム電極層の上に、五酸化タンタル層,二酸化シリコン層,五酸化タンタル層の順に積層された絶縁層を介して形成されたビスマスとチタンとを含む金属酸化物層の断面状態を透過型電子顕微鏡により観察した結果を示す顕微鏡写真である。

【図18】ルテニウム電極層の上に、五酸化タンタル層,二酸化シリコン層,五酸化タンタル層の順に積層された絶縁層を介して形成されたビスマスとチタンとを含む金属酸化物層の断面状態を透過型電子顕微鏡により観察した結果を模式的に示す断面図である。

【図19】本発明の実施の形態における三端子素子の他の構成例を概略的に示す模式的な断面図(a)及び平面図(b)である。

【図20】図1に示す三端子素子(金属酸化物層104)に印加する所定のパルス幅の所定のパルス電圧の状態を説明する説明図である。

【図21】所定のパルス幅の所定のパルス電圧を所定回数印加する毎に、ソース・ドレイン間より読み出された電流値の変化を示す特性図である。

【図22】図1に示す三端子素子をパルス電圧により駆動する動作例を示すタイミングチャートである。

【図23】図1に示す三端子素子の多値動作について説明するための説明図である。

【図24】一般的な強誘電体における電流電圧特性を示す特性図である。

【図25】強誘電体における絶縁破壊(プレイクダウン)の状態を示す説明図である

【図26】膜厚40nm程度の金属酸化物層104における電流電圧特性について説明するための特性図である。

【図27】複数の素子に対してECRプラズマを照射してEO処理をする状態を説明するための説明図である。

【図28】スタック型キャバシタを持つFeRAMの構成例を示す構成図である。


【図29】MFIS型FeRAMの構成例を示す構成図である。

【図30】従来よりある強誘電体を用いたメモリ素子の構成例を示す構成図である。


【符号の説明】


[0171]

101…基板、102…絶縁層、103…ゲート電極、104…金属酸化物層、105…絶縁層、106…ソース電極、107…ドレイン電極、141…基部層、142…微結晶粒。





【図2】







【図4】










【図7】






【図9】







【図11】





【図12】




[図13]









【図16】





【図17】







【図19】










[図21]







【図23】






【図25】







【図27】




【図28】





【図30】



【官规句】女形官

【要約】

【課題】より安定に状態の保持が得られるなと、金属酸化物から構成された材料を用いて 安定した動作が得られる三端子素子を提供する。

【解決手段】単結晶シリコンからなる基板101の上に絶縁層102,ゲート電極103,BiとTiとOとから構成された膜厚30~200nm程度の金属酸化物層104,ソース電極106,ドレイン電極107を備之、加之てゲート電極103と金属酸化物層104との間に絶縁層105を備える。このような構成とした三端子素子において、例えば、ゲート電極103に印加されるゲート電圧により、OFF状態とON状態とが得られ、ON状態ではOFF状態に比較して、より多くの電流がソース・ドレイン間に流れるようになる。

【選択図】 図1

0 0 0 0 0 4 2 2 6 19990715 住所変更 5 9 1 0 2 9 2 8 6

東京都千代田区大手町二丁目3番1号日本電信電話株式会社

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP2005/013413

International filing date: 21 July 2005 (21.07.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2005-068853

Filing date: 11 March 2005 (11.03.2005)

Date of receipt at the International Bureau: 25 August 2005 (25.08.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
☐ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.